PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-051626

(43) Date of publication of application: 20.02.1996

(51)Int.CI.

HO4N 7/30 HO4N 5/92

(21)Application number: 07-087525

(71)Applicant: SONY CORP

(22)Date of filing:

20.03.1995

(72)Inventor: YAGASAKI YOICHI

(30)Priority

Priority number: 94 210613


Priority date: 18.03.1994

Priority country: US

(54) METHOD AND DEVICE FOR QUANTIZING TRANSFORMATION COEFFICIENT OF MOVING PICTURE SIGNAL AND MOVING PICTURE SIGNAL COMPRESSION DEVICE

(57) Abstract:

PURPOSE: To prevent the generation of mismatch errors by setting a present step size so as to be different from a previous step size, using the set present step size and quantizing a present coefficient block. CONSTITUTION: A step size controller 51 calculates the step size for quantizing the present coefficient block, that is a discrete cosine transformation (DCT) coefficient block obtained from the present picture block of present pictures. Further, the step size controller 51 reads stored previous picture quantization scale code (QSC) parity information from a QSC parity memory 53 and judges whether or not a calculated QSC parity is the same as a previous picture QSC parity. When it is different, the step size controller 51 supplies the present QSC and QT to a quantizer 12. The quantizer 12 uses the step size expressed by the present QSC and QT supplied by the step size controller 51 and quantizes the present coefficient block.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-51626

(43)公開日 平成8年(1996)2月20日


FΙ 技術表示箇所 (51) Int.Cl.6 識別記号 庁内整理番号 H04N 7/30 5/92 H 0 4 N 7/133 Z 5/92 Н 審査請求 未請求 請求項の数60 FD (全 58 頁) (21)出願番号 特顯平7-87525 (71)出願人 000002185 ソニー株式会社 東京都品川区北品川6丁目7番35号 平成7年(1995) 3月20日 (22)出願日 (72)発明者 矢ヶ崎 陽一 東京都品川区北品川6丁目7番35号 ソニ (31)優先権主張番号 08/210613 一株式会社内 (32)優先日 1994年3月18日 (74)代理人 弁理士 小池 晃 (外2名) (33)優先権主張国 米国 (US)

(54) 【発明の名称】 動画像信号の変換係数量子化方法及び装置、並びに動画像信号圧縮装置

(57)【要約】

【目的】 反復性があるミスマッチ誤差の発生を防止するように、動画像信号を表わすDCT係数の係数ブロックを量子化する方法及び装置を提供する。

【構成】 係数ブロックは、現画像中のある位置にある 現画像ブロックから得られる現係数ブロックと、前画像 において現画像中の現画像ブロックの位置にある前画像 ブロックから得られる前係数ブロックとからなる。現画像はPビクチャであり、前画像は現画像の直前に処理されたPビクチャあるいはBビクチャである。前係数ブロックは、第1のステップサイズを用いて量子化される。 現係数ブロックの量子化のための第2のステップサイズは、第1のステップサイズとは異なるように設定される。そして、現係数ブロックはこの設定された第2のステップサイズを用いて量子化される。



【特許請求の範囲】

1

【請求項1】 動画像信号を表わすDCT係数の係数ブロックが、Pビクチャである現画像の中にある現画像ブロックから得られる現係数ブロックと、上記現画像の直前に処理されたPビクチャ又はIピクチャである前画像において現画像中の現画像ブロックの位置にある前画像ブロックから得られる前係数ブロックとからなり、上記動画像信号を表わすDCT係数の係数ブロックを、反復ミスマッチ誤差を防止するように量子化する変換係数量子化方法であって、

前ステップサイズを用いて前係数プロックを量子化する 前係数プロック量子化工程と、

現係数ブロックの量子化のための現ステップサイズを決定する現ステップサイズ決定工程と、

現ステップサイズを前ステップサイズと異なるように設定する現ステップサイズ設定工程と、

上記設定工程で設定された現ステップサイズを用いて、 現係数ブロックを量子化する現係数ブロック量子化工程 とを有することを特徴とする変換係数量子化方法。

【請求項2】 上記係数ブロックは、上記前画像の直前 20 に処理された I ピクチャ又は P ピクチャである前前画像 において現画像中の現画像ブロックの位置にある前前画像ブロックから得られ、前前ステップサイズを用いて量子化される前前係数ブロックを有し、

上記前ステップサイズを用いた前係数プロック量子化工 程は

前量子化係数ブロックを生じ、

上記前量子化係数ブロックがオールゼロ量子化係数ブロックである場合を判定するテスト工程を有し、

上記テスト工程で前量子化係数ブロックがオールゼロ量 30子化係数ブロックであると判定されたとき、上記現ステップサイズ設定工程により、現ステップサイズを前ステップサイズと異なるように設定せず、現ステップサイズを前前ステップサイズと異なるように設定することを特徴とする請求項1記載の変換係数量子化方法。

【請求項3】 上記前前ステップサイズが記憶ステップ サイズとして記憶され、

上記前係数ブロック量子化工程は、上記テスト工程で前量子化係数ブロックがオールゼロ量子化係数ブロックではないと判定されたとき、前前ステップサイズに上書き 40 するようにして、前ステップサイズを記憶ステップサイズとして記憶する工程を有し、

上記現ステップサイズ設定工程は、現ステップサイズが 記憶ステップサイズと等しいとき、現ステップサイズを 変化させる工程を有することを特徴とする請求項2記載 の変換係数量子化方法。

【請求項4】 上記前前ステップサイズを用いて前前係数ブロックを量子化することによって得られる前前量子化係数ブロックが、記憶量子化係数ブロックとして記憶され、

上記前係数ブロック量子化工程は、上記テスト工程で前量子化係数ブロックがオールゼロ量子化係数ブロックではないと判定されたとき、前前量子化係数ブロックに上書きするようにして、前量子化係数ブロックを記憶量子化係数ブロックとして記憶する工程を有し、

上記現ステップサイズ設定工程は、現量子化係数プロックが記憶量子化係数プロックと等しいとき、現ステップサイズを変化させる工程を有することを特徴とする請求項2記載の変換係数量子化方法。

10 【請求項5】 上記係数ブロックは、前画像の直前に処理された【ピクチャ又はPピクチャである前前画像において現画像中の現画像ブロックの位置にある前前画像ブロックから得られ、前前ステップサイズを用いて量子化される前前係数ブロックを有し、

上記前前ステップサイズ、前ステップサイズ、現ステップサイズは、それぞれバリティを有し、

上記前ステップサイズを用いた前係数ブロック量子化工 程は、

前量子化係数ブロックを生じ、

0 前量子化係数ブロックがオールゼロ量子化係数ブロック である場合を判定するテスト工程を有し、

上記現ステップサイズ設定工程は、上記テスト工程で前量子化係数プロックがオールゼロ量子化係数プロックであると判定されたとき、現ステップサイズのパリティを前前ステップサイズのパリティと異なるように設定し、それ以外の場合は、現ステップサイズのパリティを前ステップサイズのパリティと異なるように設定する工程を有することを特徴とする請求項1記載の変換係数量子化方法。

60 【請求項6】 上記前前ステップサイズが前前ステップサイズバリティを有し、この前前ステップサイズバリティが記憶ステップサイズバリティとして記憶され、

上記前係数ブロック量子化工程は、上記テスト工程で前 量子化係数ブロックがオールゼロ量子化係数ブロックで はないと判定されたとき、前前ステップサイズパリティ に上書きするようにして、前ステップサイズパリティを 記憶ステップサイズパリティとして記憶する工程を有

上記現ステップサイズ設定工程は、現ステップバリティ の が記憶ステップサイズバリティと等しいとき、現ステップサイズのバリティを変化させる工程を有することを特 徴とする請求項5記載の変換係数量子化方法。

【請求項7】 上記現ステップサイズ決定工程により、 最下位ビットを有する現ステップサイズが得られ、

上記現ステップサイズを前ステップサイズと異なるよう に設定する現ステップサイズ設定工程は、

パリティビットで表わされる前ステップサイズのパリティを決定する工程と、

上記パリティビットを反転して反転パリティビットを出 50 力する工程と、

現ステップサイズの最下位ビットを、反転パリティビットで置換する工程とを有することを特徴とする請求項1 記載の変換係数量子化方法。

【請求項8】 上記現ステップサイズを前ステップサイズと異なるように設定する現ステップサイズ設定工程は

前ステップサイズのパリティを決定して前パリティを出力する工程と、

現ステップサイズのパリティを決定して現パリティを出力する工程と、

上記前バリティと現バリティを比較する比較工程と、

上記比較工程で前パリティが現パリティと等しいと判定されたとき、現ステップサイズのパリティを反転するパリティ反転工程とを有することを特徴とする請求項1記載の変換係数量子化方法。

【請求項9】 上記現ステップサイズのパリティ反転工程は、

各ステップサイズに対するバリティ反転ステップサイズ を記憶する工程と、

上記記憶されたパリティ反転ステップサイズを、現ステ 20 ップサイズに応じて読み出す工程と、

上記読み出されたパリティ反転ステップサイズを現ステップサイズとして選択する工程とを有することを特徴とする請求項8記載の変換係数量子化方法。

【請求項10】 上記現ステップサイズは最下位ビット を有し

上記現ステップサイズのバリティ反転工程は、

現ステップサイズの最下位ビットを反転してパリティ反 転現ステップサイズを出力する工程と、

上記パリティ反転現ステップサイズが O であるか否かを 30 判定するテスト工程と、

上記テスト工程でパリティ反転現ステップサイズが0で あると判定された場合、パリティ反転現ステップサイズ を2に設定する工程と、

上記パリティ反転現ステップサイズを現ステップサイズ として出力する工程とを有することを特徴とする請求項 8記載の変換係数量子化方法。

【請求項11】 上記ステップサイズは最大値を有し、 上記現ステップサイズのパリティ反転工程は、

現ステップサイズに1を加算してパリティ反転現ステッ 40 プサイズを出力する工程と、

バリティ反転現ステップサイズが上記最大値より大きい か否かを判定するテスト工程と、

上記テスト工程でパリティ反転現ステップサイズが最大 値より大きいと判定されたとき、パリティ反転現ステッ プサイズを最大値より小さい1の値に設定する工程と、

上記パリティ反転現ステップサイズを現ステップサイズ として出力する工程とを有することを特徴とする請求項 8記載の変換係数量子化方法。

【請求項12】 上記現ステップサイズのパリティ反転 50

工程は、

現ステップサイズから 1 を引算してパリティ反転現ステップサイズを出力する工程と、

上記パリティ反転現ステップサイズが O であるか否かを 判定するテスト工程と、

上記テスト工程でパリティ反転現ステップサイズが0で あると判定されたとき、パリティ反転現ステップサイズ を2に設定する工程と、

上記パリティ反転現ステップサイズを現ステップサイズ 10 として出力する工程とを有することを特徴とする請求項 8記載の変換係数量子化方法。

【請求項13】 上記現ステップサイズを前ステップサイズと異なるように設定する現ステップサイズ設定工程は、

現ステップサイズを前ステップサイズと比較する比較工 程と、

上記比較工程で現ステップサイズが前ステップサイズと 等しいと判定されたとき、現ステップサイズのバリティ を反転する工程とを有することを特徴とする請求項1記 載の変換係数量子化方法。

【請求項14】 上記前量子化ステップサイズを用いた 前係数ブロック量子化工程により、前量子化係数ブロッ クが得られ、

上記現ステップサイズを決定する現ステップサイズ決定 工程により、パリティを有する現ステップサイズが決定 され、

上記現係数ブロック量子化工程は、上記現ステップサイズ決定工程で決定した現ステップサイズを用いて現係数ブロックを量子化し、現量子化係数ブロックを出力する第1の段階を有し、

上記現ステップサイズを前ステップサイズと異なるよう に設定する現ステップサイズ設定工程は、

現量子化係数ブロックを前量子化係数ブロックと比較する比較工程と

上記比較工程で現量子化係数ブロックが前量子化係数ブロックと等しいと判定されたとき、現ステップサイズの パリティを反転する工程とを有し、

上記比較工程で現量子化係数ブロックが前量子化係数ブロックと等しいとき、現係数ブロック量子化工程は、上記現ステップサイズ設定工程で決定した現ステップサイズを用いて現量子化係数ブロックを再量子化する工程からなる第2の段階を有することを特徴とする請求項1記載の変換係数量子化方法。

【請求項15】 上記前係数ブロック量子化工程において、前量子化ステップサイズは前量子化スケールコードで表わされ、

上記現ステップサイズ決定工程により、最下位ビットを 有する現量子化スケールコードで表わされる現ステップ サイズが出力され、

) 上記現ステップサイズを前ステップサイズと異なるよう

に設定する現ステップサイズ設定工程は、

d)

パリティビットで表わされる前量子化スケールコードの パリティを決定する工程と、

上記パリティビットを反転して反転パリティビットを出 力する工程と、

現量子化スケールコードの最下位ビットを、反転パリティビットで置換する工程とを有し、

上記現係数ブロック量子化工程において、現係数ブロックは、現量子化スケールコードで表わされる現ステップサイズを用いて量子化されることを特徴とする請求項1 10記載の変換係数量子化方法。

【請求項16】 上記前係数ブロック量子化工程において、前量子化ステップサイズは前量子化スケールコードで表わされ、

上記現ステップサイズ決定工程により、現量子化スケールコードで表わされる現ステップサイズが出力され、

上記現ステップサイズを前ステップサイズと異なるよう に設定する現ステップサイズ設定工程は、

前量子化スケールコードのパリティを決定して前パリティを出力する工程と、

現量子化スケールコードのパリティを決定して現パリティを出力する工程と、

上記前バリティと現バリティとを比較する比較工程と、 上記比較工程により前バリティが現パリティと等しいと 判定されたとき、現量子化スケールコードのパリティを 反転するパリティ反転工程とを有し、

上記現係数ブロック量子化工程において、現係数ブロックは、現量子化スケールコードで表わされる現ステップサイズを用いて量子化されることを特徴とする請求項1 記載の変換係数量子化方法。

【請求項17】 上記現量子化スケールコードのバリティ反転工程は、

各量子化スケールコードに対するパリティ反転量子化スケールコードを記憶する工程と、

上記記憶されたパリティ反転量子化スケールコードを、 現量子化スケールコードに応じて読み出す工程と、

上記読み出されたパリティ反転量子化スケールコードを 現量子化スケールコードとして選択する工程とを有する ことを特徴とする請求項16記載の変換係数量子化方 法。

【請求項18】 上記現量子化スケールコードは最下位 ビットを有し、

上記現量子化スケールコードのパリティ反転工程は、 現量子化スケールコードの最下位ビットを反転してパリ ティ反転現量子化スケールコードを出力する工程と、

上記パリティ反転現量子化スケールコードは0であるか 否かを判定するテスト工程と、

上記テスト工程でパリティ反転現量子化スケールコードが0であると判定されたとき、パリティ反転現量子化スケールコードを2に設定する工程と、

バリティ反転現量子化スケールコードを現量子化スケールとして出力する工程とを有することを特徴とする請求 項16記載の変換係数量子化方法。

【請求項19】 上記量子化スケールコードは最大値を 有し

上記現量子化スケールコードのパリティ反転工程は、

現量子化スケールコードに1を加算してパリティ反転現 量子化スケールコードを出力する工程と、

上記パリティ反転現量子化スケールコードが上記最大値 より大きいか否かを判定するテスト工程と、

上記テスト工程でパリティ反転現量子化スケールコード が最大値より大きいと反転されたとき、パリティ反転現 量子化スケールコードを最大値より小さい1の値に設定 する工程と、

上記パリティ反転現量子化スケールコードを現量子化スケールコードとして出力する工程とを有することを特徴とする請求項16記載の変換係数量子化方法。

【請求項20】 上記現量子化スケールコードのバリティ反転工程は、

20 現量子化スケールコードから1を引算してパリティ反転 現量子化スケールコードを出力する工程と、

上記パリティ反転現量子化スケールコードが 0 であるか 否かを判定するテスト工程と、

上記テスト工程でパリティ反転現量子化スケールコードが0であると判定されたとき、パリティ反転量子化スケールコードを2に設定する工程と、

上記パリティ反転量子化スケールコードを現量子化スケールコードとして出力する工程とを有することを特徴とする請求項16記載の変換係数量子化方法。

30 【請求項21】 上記前係数ブロック量子化工程において、前量子化ステップサイズは前量子化スケールコードで表わされ、

上記現ステップサイズ決定工程により、現量子化スケールコードで表わされる現ステップサイズが出力され、

上記現ステップサイズを前ステップサイズと異なるよう に設定する工程は、

上記現量子化スケールコードを前量子化スケールコード と比較する比較工程と、

上記比較工程で現量子化スケールコードが前量子化スケ 40 ールコードと等しいと判定されたとき、現量子化スケー ルコードのパリティを反転する工程とを有し、

上記現係数ブロック量子化工程において、現係数ブロックは、現量子化スケールコードで表わされる現ステップサイズを用いて量子化されることを特徴とする請求項1 記載の変換係数量子化方法。

【請求項22】 上記前ステップサイズを用いた前係数 ブロック量子化工程により、前量子化係数ブロックが出 力され、

上記前係数ブロック量子化工程において、前ステップサ 50 イズは前量子化スケールコードで表わされ、

6

7

d)

上記現ステップサイズ決定工程により、バリティを有する現量子化スケールコードで表わされる現ステップサイズが出力され、

上記現係数ブロック量子化工程は、上記現ステップサイズ決定工程で決定され、現量子化スケールコードで表わされる現ステップサイズを用いて、現係数ブロックが量子化され、現量子化係数ブロックを出力する第1の段階を有し、

上記現ステップサイズを前ステップサイズと異なるよう に設定する現ステップサイズ設定工程は、

上記現量子化係数プロックを前量子化係数プロックと比較する比較工程と、

上記比較工程で現量子化係数ブロックが前量子化係数ブロックと等しいと判定されたとき、現量子化スケールコードのパリティを反転してパリティ反転現量子化スケールコードを出力する工程とを有し、

上記比較工程で現量子化係数ブロックが前量子化係数ブロックと等しいと判定されたとき、上記現係数ブロック量子化工程は、パリティ反転現量子化スケールコードで表わされる現ステップサイズを用いて、現量子化係数ブロックを再量子化する工程からなる第2の段階を有することを特徴とする請求項1記載の変換係数量子化方法。

【請求項23】 上記前係数ブロック量子化工程において、前量子化ステップサイズは前量子化スケールコード により表わされ、

上記現ステップサイズ決定工程により、現ステップサイズが現量子化スケールコードにより表わされ、

上記現係数ブロック量子化工程において、現係数ブロックが現量子化スケールコードで表わされる現ステップサイズを用いて量子化されることを特徴とする請求項1記 30載の変換係数量子化方法。

【請求項24】 上記係数ブロックは、前画像の直前に 処理された I ピクチャ又はPピクチャである前前画像に おいて現画像中の現画像ブロックの位置にある前前画像 ブロックから得られ、前前量子化スケールコードで表わ される前前ステップサイズを用いて量子化される前前係 数ブロックを有し、

上記前ステップサイズを用いた前係数ブロック量子化工 程は、

前量子化係数ブロックを生じ、

上記前量子化係数ブロックがオールゼロ量子化係数ブロックであるか否かを判定するテスト工程を有し、

上記現ステップサイズ設定工程では、上記テスト工程で前量子化係数プロックがオールゼロ量子化係数プロックであると判定されたとき、現量子化スケールコードを前量子化スケールコードと異なるように設定せず、現量子化スケールコードを前前量子化スケールコードと異なるように設定することを特徴とする請求項23記載の変換係数量子化方法。

【請求項25】 前前量子化スケールコードは記憶量子 50

化スケールコードとして記憶され、

上記前係数ブロック量子化工程は、上記テスト工程で前量子化係数ブロックがオールゼロ量子化係数ブロックではないと判定されたとき、前前量子化スケールコードを記憶量子化スケールコードを記憶量子化スケールコードとして記憶する工程を有し、

上記現ステップサイズ設定工程は、現量子化スケールコードが記憶量子化スケールコードと等しいとき、現量子化スケールコードを変化させる工程を有することを特徴とする請求項24記載の変換係数量子化方法。

【請求項26】 上記前前ステップサイズを用いて前前 係数ブロックを量子化することによって得られる前前量 子化係数ブロックが、記憶量子化係数ブロックとして記 憶され。

上記前係数ブロック量子化工程は、上記テスト工程で前量子化係数ブロックがオールゼロ量子化係数ブロックではないと判定されたとき、前前量子化係数ブロックに上書きするようにして、前量子化係数ブロックを記憶量子化係数ブロックとして記憶する工程を有し、

20 上記現ステップサイズ設定工程は、現量子化係数プロックが記憶量子化係数プロックと等しいとき、現量子化スケールコードを変化させる工程を有することを特徴とする請求項24記載の変換係数量子化方法。

【請求項27】 上記係数ブロックは、前画像の直前に 処理された I ピクチャ又はP ピクチャである前前画像に おいて現画像中の現画像ブロックの位置にある前前画像 ブロックから得られ、前前量子化スケールコードで表わ される前前ステップサイズを用いて量子化される前前係 数ブロックを有し、

30 上記前前量子化スケールコード、前量子化スケールコード、現量子化スケールコードは、それぞれパリティを有した。

上記前ステップサイズを用いた前係数ブロックの量子化 工程は、

前量子化係数プロックを生じ、

上記前量子化係数ブロックがオールゼロ量子化係数ブロックである場合を判定するテスト工程を有し、

上記現ステップサイズ設定工程は、上記テスト工程で前量子化係数プロックがオールゼロ量子化係数プロックで40 あると判定されたとき、現量子化スケールコードのパリティを前前量子化スケールコードのパリティと異なるように設定し、それ以外の場合、現量子化スケールコードのパリティを前量子化スケールコードのパリティと異なるように設定することを特徴とする請求項23記載の変換係数量子化方法。

【請求項28】 上記前前量子化スケールコードが前前 量子化スケールコードパリティを有し、この前前量子化 スケールコードパリティが記憶量子化スケールコードパ リティとして記憶され、

50 上記前係数ブロック量子化工程は、上記テスト工程で前

d

量子化係数ブロックがオールゼロ量子化係数ブロックではないと判定されたとき、前前量子化スケールコードパリティに上書きするように、前量子化スケールコードパリティとして記憶する工程を有し、

上記現ステップサイズ設定工程は、現量子化スケールコードパリティが記憶量子化スケールパリティと等しいとき、現量子化スケールコードのパリティを変化させる工程を有することを特徴とする請求項27記載の変換係数量子化方法。

【請求項29】 動画像信号を表わすDCT係数の係数プロックが、Pビクチャである現画像の中にある現画像でロックから得られる現係数プロックと、上記現画像の直前に処理されたPピクチャ又はIピクチャである前画像において現画像中の現画像プロックの位置にある前画像ブロックから得られる前係数プロックとからなり、上記動画像信号を表わすDCT係数の係数プロックを、反復ミスマッチ誤差を防止するように量子化する変換係数量子化装置であって、

前係数ブロックの前ステップサイズと現係数ブロックの 20 現ステップサイズを決定し、各係数ブロックの量子化の ためステップサイズを決定するステップサイズ制御手段 を有し、このステップサイズ制御手段は、

現ステップサイズを前ステップサイズと異なるように設 定するステップサイズ設定手段と、

各係数ブロックを受け取り、各係数ブロックのステップ サイズを上記ステップサイズ制御手段から受け取る量子 化器とを有することを特徴とする変換係数量子化装置。

【請求項30】 上記係数ブロックは、上記前画像の直前に処理された I ピクチャ又はPピクチャである前前画 30像において現画像中の現画像ブロックの位置にある前前画像ブロックから得られ、前前ステップサイズを用いて量子化される前前係数ブロックを有し、

上記量子化器は、

上記ステップサイズ制御手段からのステップサイズを用いて各係数ブロックを量子化し、量子化係数ブロックを 出力するとともに、前係数ブロックを量子化して、前量 子化係数ブロックを出力する量子化手段と、

上記量子化係数ブロックがオールゼロ量子化係数ブロックであるとき、オールゼロフラグを上記ステップサイズ 40制御手段に供給する手段とを有し、

上記ステップサイズ設定手段は、前量子化係数ブロックがオールゼロ量子化係数ブロックであることをオールゼロフラグが示すとき、現ステップサイズを前画像ステップサイズと異なるように設定せず、現ステップサイズを前前ステップサイズと異なるように設定することを特徴とする請求項29記載の変換係数量子化装置。

【請求項31】 上記変換係数量子化装置は、

上記前前ステップサイズが記憶ステップサイズとして記憶されるメモリと、

上記前量子化係数ブロックがオールゼロ量子化係数ブロックではないことをオールゼロフラグが示すとき、前前ステップサイズに上書きするように、前ステップサイズ

10

を記憶ステップサイズとして上記メモリに記憶する手段 とを有し、上記現ステップサイズ設定手段は、

現ステップサイズをメモリから読み出された記憶ステップサイズと比較する比較手段と、

現ステップサイズが記憶ステップサイズと等しいことを 比較手段が示すとき、現ステップサイズを変化させる手 10 段とを有することを特徴とする請求項30記載の変換係 数量子化装置。

【請求項32】 前前ステップサイズを用いて前前係数 ブロックを量子化することによって得られる前前量子化 係数ブロックが、記憶量子化係数ブロックとして記憶さ れるメモリと、

上記前量子化係数ブロックがオールゼロ量子化係数ブロックではないことをオールゼロフラグが示すとき、前前量子化係数ブロックに上書きするように、前量子化係数ブロックを記憶量子化係数ブロックとして記憶する手段とを有し、上記ステップサイズ設定手段は、

現量子化係数ブロックを記憶量子化係数ブロックと比較 する比較手段と、

現量子化係数プロックが記憶量子化係数プロックと等しいことを上記比較手段が示すとき、現ステップサイズを変化させる手段を有することを特徴とする請求項30記載の変換係数量子化装置。

【請求項33】 上記係数ブロックは、前画像の直前に 処理されたIピクチャ又はPピクチャである前前画像に おいて現画像中の現画像ブロックの位置にある前前画像 ブロックから得られ、前前ステップサイズを用いて量子 化される前前係数ブロックを有し、

上記前前ステップサイズ、前ステップサイズ、現ステップサイズは、それぞれバリティを有し、

上記量子化器は、

上記ステップサイズ制御手段からのステップサイズを用いて各係数ブロックを量子化し、量子化係数ブロックを 出力するとともに、前係数ブロックを量子化して前量子 化係数ブロックを出力する量子化手段と、

上記量子化係数ブロックがオールゼロ量子化係数ブロックであるとき、オールゼロフラグをステップサイズ制御 手段に供給する手段とを有し、

上記ステップサイズ設定手段は、前量子化係数ブロックがオールゼロ量子化係数ブロックであることをオールゼロフラグが示すとき、現ステップサイズのパリティを前前ステップサイズのパリティと異なるように設定し、それ以外の場合は、現ステップサイズのパリティを前ステップサイズのパリティと異なるように設定することを特徴とする請求項30記載の変換係数量子化装置。

【請求項34】 上記変換係数量子化装置は、

50 前前ステップサイズパリティが記憶ステップサイズバリ

ティとして記憶されるメモリと、

上記前量子化係数プロックがオールゼロ量子化係数プロックではないことをオールゼロフラグが示すとき、前前ステップサイズパリティに上書きするように、前ステップサイズパリティを記憶ステップサイズパリティとして記憶する手段とを有し、上記現ステップサイズ設定手段は、

上記現ステップサイズバリティを記憶ステップサイズバ リティと比較する比較手段と、

現ステップバリティが記憶ステップサイズバリティと等 10 しいことを上記比較手段が示すとき、現ステップサイズ のバリティを変化させる手段を有することを特徴とする 請求項33記載の変換係数量子化装置。

【請求項35】 上記現ステップサイズは最下位ビットを持ち、

上記ステップサイズ設定手段は、

パリティビットで前ステップサイズのパリティを表わす 手段と、

上記パリティビットを反転して反転パリティビットを出力する手段と、

現ステップサイズの最下位ビットを、反転バリティビットで置換する手段とを有することを特徴とする請求項2 9記載の変換係数量子化装置。

【請求項36】 上記ステップサイズ設定手段は、

前ステップサイズのパリティを決定して前パリティを出力する手段と、

現ステップサイズのパリティを決定して現パリティを出 力する手段と、

上記前パリティと現パリティを比較する比較手段と、

上記前パリティが現パリティと等しいことを上記比較手 30 段が判定したときに作動し、現ステップサイズのパリティを反転するパリティ反転手段とを有することを特徴と する請求項29記載の変換係数量子化装置。

【請求項37】 上記パリティ反転手段は、

各ステップサイズに対するパリティ反転ステップサイズ を記憶するルックアップメモリと、

上記記憶されたパリティ反転ステップサイズを、現ステップサイズに応じて読み出す手段と、

上記現ステップサイズが前ステップサイズと等しいことを比較手段が判定したときに作動し、上記読み出された 40 パリティ反転ステップサイズを現ステップサイズとして 選択する手段とを有することを特徴とする請求項36記載の変換係数量子化装置。

【請求項38】 上記現ステップサイズは最下位ビットを有し、

上記パリティ反転手段は、

現ステップサイズの最下位ビットを反転してパリティ反 転現ステップサイズを出力する手段と、

上記パリティ反転現ステップサイズが0であるか否かを 判定するテスト手段と、 12

上記パリティ反転現ステップサイズが0であることを上記テスト手段が判定したときに作動し、パリティ反転現ステップサイズを2に設定する手段と、

上記現ステップサイズが前ステップサイズと等しいことを上記比較手段が判定したときに作動し、パリティ反転現ステップサイズとして出力する手段とを有することを特徴とする請求項36記載の変換係数量子化装置。

【請求項39】 上記ステップサイズは最大値を有し、 上記パリティ反転手段は、

現ステップサイズに1を加算してパリティ反転現ステップサイズを出力する手段と、

バリティ反転現ステップサイズが上記最大値より大きい か否かを判定するテスト手段と

上記パリティ反転現ステップサイズが最大値より大きい ととを上記テスト手段が判定したときに作動し、パリティ反転現ステップサイズを最大値より小さい1の値に設 定する手段と、

上記現ステップサイズが前ステップサイズと等しいこと を上記比較手段が判定したときに作動し、パリティ反転 現ステップサイズを現ステップサイズとして出力する手 段とを有することを特徴とする請求項36記載の変換係 数量子化装置。

【請求項40】 上記パリティ反転手段は、

現ステップサイズから 1 を引算してパリティ反転現ステップサイズを出力する手段と、

上記パリティ反転現ステップサイズが 0 であるか否かを 判定するテスト手段と、

上記パリティ反転現ステップサイズが0であることを上 2 記テスト手段が判定したときに作動し、パリティ反転現 ステップサイズを2に設定する手段と、

上記現ステップサイズが前ステップサイズと等しいことを上記比較手段が判定したときに作動し、パリティ反転 現ステップサイズを現ステップサイズとして出力する手 段とを有することを特徴とする請求項36記載の変換係 数量子化装置。

【請求項41】 上記ステップサイズ設定手段は、 現ステップサイズを前ステップサイズと比較する比較手 段と、

)上記現ステップサイズが前ステップサイズと等しいことを上記比較手段が判定したときに作動し、現ステップサイズのパリティを反転するパリティ反転手段とを有することを特徴とする請求項29記載の変換係数量子化装置。

【請求項42】 上記ステップサイズ制御手段は、パリティを有する現ステップサイズを決定し、

上記量子化器は、上記ステップサイズ制御手段からのステップサイズを用いて各係数ブロックを量子化し、量子化係数ブロックを出力する量子化手段を有し、この量子50 化手段は、

前係数ブロックを量子化して前量子化係数ブロックを出力し、

上記ステップサイズ制御手段で決定した現ステップサイズを用いて現係数ブロックを量子化して、現量子化係数ブロックを出力し、

上記ステップサイズ制御手段は、

上記現量子化係数プロックを前量子化係数ブロックと比較する比較手段と

上記現量子化係数ブロックが前量子化係数ブロックと等 しいことを上記比較手段が判定したときに作動し、現ス 10 テップサイズのパリティを反転する手段とを有し、

上記量子化手段は、現量子化係数ブロックが前量子化係数ブロックと等しいことを比較手段が判定したときに作動し、上記ステップサイズ設定手段で決定した現ステップサイズを用いて現量子化係数ブロックを再量子化することを特徴とする請求項29記載の変換係数量子化装置。

【請求項43】 上記前量子化ステップサイズは前量子 化スケールコードで表わされ、

上記現ステップサイズは、最下位ビットを有する現量子 20 化スケールコードで表わされ、

上記ステップサイズ設定手段は、

バリティビットで前量子化スケールコードのバリティを 表わす手段と

上記パリティビットを反転して反転パリティビットを出力する手段と、

現量子化スケールコードの最下位ビットを、反転パリティビットで置換する手段とを有し、

上記量子化器は、各係数ブロックのステップサイズを表わす量子化スケールコードを、ステップサイズ制御手段 30から受け取ることを特徴とする請求項29記載の変換係数量子化装置。

【請求項44】 上記前量子化ステップサイズは前量子 化スケールコードで表わされ。

上記現ステップサイズは現量子化スケールコードで表わ さわ

上記ステップサイズ設定手段は、

前量子化スケールコードのパリティを決定して前パリティを出力する手段と、

現量子化スケールコードのパリティを決定して現パリテ 40 ィを出力する手段と、

上記前バリティと現パリティを比較する比較手段と、

上記前バリティが現パリティと等しいことを上記比較手段が判定したときに作動し、現量子化スケールコードの パリティを反転するパリティ反転手段とを有し、

上記量子化器は、各係数ブロックのステップサイズを表わす量子化スケールコードを、上記ステップサイズ制御 手段から受け取ることを特徴とする請求項29記載の変 換係数量子化装置。

【請求項45】 上記パリティ反転手段は、

14

各量子化スケールコードに対応するパリティ反転量子化 スケールコードを記憶する手段と、

上記記憶されたパリティ反転量子化スケールコードを読み出し量子化スケールコードとして、現量子化スケールコードに応じて読み出す手段と、

上記前バリティが現バリティと等しいことを上記比較手段が判定したときに作動し、上記読み出されたバリティ 反転量子化スケールコードを現量子化スケールコードと して選択する手段とを有することを特徴とする請求項4 4記載の変換係数量子化装置。

【請求項46】 上記現量子化スケールコードは最下位 ビットを有し、

上記パリティ反転手段は、

現量子化スケールコードの最下位ビットを反転してパリ ティ反転現量子化スケールコードを出力する手段と、

上記パリティ反転現量子化スケールコードは0であるか 否かを判定するテスト手段と、

上記パリティ反転現量子化スケールコードが0であると とを上記テスト手段が判定したときに作動し、パリティ 反転現量子化スケールコードを2に設定する手段と、

上記前パリティが現パリティと等しいことを上記比較手段が判定したときに作動し、パリティ反転現量子化スケールコードを現量子化スケールとして出力する手段とを有することを特徴とする請求項44記載の変換係数量子化装置。

【請求項47】 上記量子化スケールコードは最大値を有し、

上記パリティ反転手段は、

現量子化スケールコードに1を加算してパリティ反転現) 量子化スケールコードを出力する手段と、

上記パリティ反転現量子化スケールコードが上記最大値 より大きいか否かを判定するテスト手段と、

上記パリティ反転現量子化スケールコードが最大値より 大きいと反転されたときに作動し、パリティ反転現量子 化スケールコードを最大値より小さい1の値に設定する 手段と

上記前バリティが現バリティと等しいことを上記テスト 手段が判定したときに作動し、上記バリティ反転現量子 化スケールコードを現量子化スケールコードとして出力 する手段とを有することを特徴とする請求項44記載の 変換係数量子化装置。

【請求項48】 上記パリティ反転手段は、

現量子化スケールコードから1を引算してパリティ反転 現量子化スケールコードを出力する手段と、

上記パリティ反転現量子化スケールコードが 0 であるか 否かを判定するテスト手段と、

上記パリティ反転現量子化スケールコードが0であることを上記テスト手段が判定したときに作動し、パリティ 反転量子化スケールコードを2に設定する手段と、

50 上記前パリティと現パリティと等しいことを上記比較手

段が判定したときに作動し、上記パリティ反転量子化ス ケールコードを現量子化スケールコードとして出力する 手段とを有することを特徴とする請求項44記載の変換 係数量子化装置。

【請求項49】 上記前量子化ステップサイズは前量子 化スケールコードで表わされ、

上記現ステップサイズは現量子化スケールコードで表わ

上記ステップサイズ設定手段は、

上記現量子化スケールコードを前量子化スケールコード 10 と比較する比較手段と、

上記現量子化スケールコードが前量子化スケールコード と等しいことを上記比較手段が判定したときに作動し、 現量子化スケールコードのパリティを反転する手段とを 有し、

上記量子化手段は、各係数ブロックのステップサイズを 表わす量子化スケールコードを、上記ステップサイズ制 御手段から受け取ることを特徴とする請求項29記載の 変換係数量子化装置。

【請求項50】 上記現ステップサイズは、パリティを 20. 有する現量子化スケールコードで表わされ、

上記量子化器は、上記ステップサイズ制御手段からのス テップサイズを用いて各係数ブロックを量子化し、量子 化係数ブロックを出力する量子化手段を有し、この量子 化手段は、

前量子化スケールコードで表わされる前ステップサイズ を用いて前係数ブロック量子化し、前量子化係数ブロッ クを出力するとともに、

上記ステップサイズ制御手段により決定され、上記現量 子化スケールコードで表わされる現ステップサイズを用 30 いて現係数ブロックを量子化し、現量子化係数ブロック を出力し、

上記ステップサイズ設定手段は、

現量子化係数ブロックを前量子化係数ブロックと比較す る比較手段と、

上記現量子化係数ブロックが前量子化係数ブロックと等 しいことを上記比較手段が判定したときに作動し、現量 子化スケールコードのパリティを反転してパリティ反転 現量子化スケールコードを出力する手段とを有し、

上記量子化手段は、現量子化係数ブロックが前量子化係 40 数ブロックと等しいことを上記比較手段が判定したとき に作動し、パリティ反転現量子化スケールコードで表わ される現ステップサイズを用いて、現量子化係数プロッ クを再量子化することを特徴とする請求項29記載の変 換係数量子化装置。

【請求項51】 上記前量子化ステップサイズは前量子 化スケールコードにより表わされ、

上記現ステップサイズは現量子化スケールコードにより 表わされ、

上記量子化器は、各係数ブロックのステップサイズを表 50 上記ステップサイズ設定手段は、

16

わす量子化スケールコードを、上記ステップサイズ制御 手段から受け取ることを特徴とする請求項29記載の変 換係数量子化装置。

【請求項52】 上記係数ブロックは、前画像の直前に 処理されたIピクチャ又はPピクチャである前前画像に おいて現画像中の現画像ブロックの位置にある前前画像 ブロックから得られ、前前量子化スケールコードで表わ される前前ステップサイズを用いて量子化される前前係 数ブロックを有し、

上記量子化器は、

上記ステップサイズ制御手段からのステップサイズを用 いて各係数ブロックを量子化し、量子化係数ブロックを 出力するとともに、前係数ブロックを量子化して前量子 化係数ブロックを量子化する量子化手段と、

上記量子化係数ブロックがオールゼロ量子化係数ブロッ クであるとき、オールゼロフラグをステップサイズ制御 手段に供給する手段とを有し、

上記ステップサイズ設定手段は、前量子化係数ブロック がオールゼロ量子化係数ブロックであることをオールゼ ロフラグが示すとき、現量子化スケールコードを前量子 化スケールコードと異なるように設定せず、現量子化ス ケールコードを前前量子化スケールコードと異なるよう に設定することを特徴とする請求項51記載の変換係数 量子化装置。

【請求項53】 上記変換係数量子化装置は、

前前量子化スケールコードが記憶量子化スケールコード として記憶されるメモリと、

上記前量子化係数ブロックがオールゼロ量子化係数ブロ ックではないことをオールゼロフラグが示すとき、前前 量子化スケールコードに上書きするように、前量子化ス ケールコードを記憶量子化スケールコードとして記憶す る手段とを有し、

上記ステップサイズ設定手段は、

現量子化スケールコードと記憶量子化スケールコードを 比較する比較手段と、

現量子化スケールコードが記憶量子化スケールコードと 等しいことを上記比較手段が示すとき、現量子化スケー ルコードを変化させる手段とを有することを特徴とする 請求項52記載の変換係数量子化装置。

【請求項54】 上記変換係数量子化装置は、

上記前前ステップサイズを用いて前前係数ブロックを量 子化することによって得られる前前量子化係数ブロック が、記憶量子化係数ブロックとして記憶されるメモリ Ł.

上記前量子化係数ブロックがオールゼロ量子化係数ブロ ックではないことをオールゼロフラグが示すとき、前前 量子化係数ブロックに上書きするようにして、前量子化 係数ブロックを記憶量子化係数ブロックとして記憶する 手段とを有し、

現量子化係数ブロックと記憶量子化係数ブロックを比較 する比較手段と、

現量子化係数ブロックが記憶量子化係数ブロックと等しいことを上記比較手段が示すとき、現量子化スケールコードを変化させる手段とを有することを特徴とする請求項52記載の変換係数量子化装置。

【請求項55】 上記係数ブロックは、前画像の直前に 処理されたIピクチャ又はPピクチャである前前画像に おいて現画像中の現画像ブロックの位置にある前前画像 ブロックから得られ、前前量子化スケールコードで表わ 10 される前前ステップサイズを用いて量子化される前前係 数ブロックを有し、

上記前前量子化スケールコード、前量子化スケールコード、現量子化スケールコードは、それぞれバリティを有し.

上記量子化器は、

上記ステップサイズ制御手段からのステップサイズを用いて各係数ブロックを量子化し、量子化係数ブロックを 出力するとともに、前係数ブロックを量子化して前量子 化係数ブロックを出力する量子化手段と、

上記前量子化係数ブロックがオールゼロ量子化係数ブロックであるとき、オールゼロフラグをステップサイズ制 御手段に供給する手段とを有し、

上記ステップサイズ設定手段は、前量子化係数ブロックがオールゼロ量子化係数ブロックであることをオールゼロフラグが示すとき、現量子化スケールコードのパリティを前前量子化スケールコードのパリティと異なるように設定し、それ以外の場合、現量子化スケールコードのパリティを前量子化スケールコードのパリティと異なるように設定することを特徴とする請求項51記載の変換 30係数量子化装置。

【請求項56】 上記前前量子化スケールコードは前前 量子化スケールコードバリティを有し、

上記変換係数量子化装置は、

上記前前量子化スケールコードパリティが記憶量子化スケールコードパリティとして記憶されるメモリと、

上記前量子化係数プロックがオールゼロ量子化係数プロックではないことをオールゼロフラグが示すとき、前前量子化スケールコードパリティに上書きするように、前量子化スケールコードパリティを記憶量子化スケールコ 40ードパリティとして記憶する手段とを有し、

上記ステップサイズ設定手段は、

現量子化スケールコードパリティを記憶量子化スケール パリティと比較する比較手段と、

現量子化スケールコードパリティが記憶量子化スケール パリティと等しいことを上記比較手段が示すとき、現量 子化スケールコードのパリティを変化させる手段を有す ることを特徴とする請求項55記載の変換係数量子化装 置。

【請求項57】 現画像内に現画像ブロックがある現画 50 力する手段と、

像と、現画像中の現画像ブロックの位置に前画像ブロッ クがある前画像とを有し、画像ブロックからなる連続し

クかのる前画像とを有し、画像フロックからなる理想した画像で構成される動画像信号を圧縮する動画像信号圧縮装置であって、

18

上記前画像に対して動き補償を行ない、現画像ブロック と前画像の差分ブロックを得る手段と、

上記差分ブロックを直交変換して現係数ブロックを出力 する手段と、

上記現係数ブロックの量子化のための現ステップサイズ と決定し、前画像ブロックから得られる前係数ブロック の量子化に用いられる前ステップサイズを示す情報を受 け取るステップサイズ制御手段と、

上記現ステップサイズを前ステップサイズと異なるよう に設定するステップサイズ設定手段と、

上記現係数ブロックと前係数ブロックを受け取り、各係数ブロックに対するステップサイズを上記ステップサイズ ズ制御手段から受け取る量子化器とを有することを特徴 とする動画像信号圧縮装置。

【請求項58】 上記係数ブロックは、前画像の直前に 20 処理された I ピクチャ又は P ピクチャである前前画像に おいて現画像中の現画像ブロックの位置にある前前画像 ブロックから得られ、前前ステップサイズを用いて量子 化される前前係数ブロックを有し、

上記量子化器は、

上記ステップサイズ制御手段からのステップサイズを用いて各係数ブロックを量子化し、量子化係数ブロックを 出力するとともに、前係数ブロックを量子化して前量子 化係数ブロックを出力する量子化手段と、

上記量子化係数ブロックがオールゼロ量子化係数ブロックであるとき、オールゼロフラグをステップサイズ制御 手段に供給する手段とを有し、

上記ステップサイズ設定手段は、前量子化係数ブロックがオールゼロ量子化係数ブロックであることをオールゼロフラグが示すとき、現ステップサイズを前ステップサイズと異なるように設定せず、下ステップサイズを前前ステップサイズと異なるように設定することを特徴とする請求項57記載の動画像信号圧縮装置。

【請求項59】 上記現ステップサイズは最下位ビットを有し、

40 上記ステップサイズ設定手段は、

前ステップサイズのパリティをパリティビットで表わす 手段と、

上記パリティビットを反転して、反転パリティビットを 出力する手段と、

上記現ステップサイズの最下位ピットを、反転パリティビットで置換する手段とを有することを特徴とする請求項57記載の動画像信号圧縮装置。

【請求項60】 上記ステップサイズ設定手段は、 前ステップサイズのパリティを決定して前パリティを出 力する手段と、

50

現ステップサイズのパリティを決定して現パリティを出 力する手段と、

上記前バリティと現バリティを比較する比較手段と、 上記前バリティが現バリティと等しいことを上記比較手段が判定したとき、現ステップサイズのバリティを反転 する手段とを有することを特徴とする請求項57記載の 動画像信号圧縮装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、動画像信号の変換係数 10 量子化方法及び装置、並びに動画像信号圧縮装置に関 し、特に、動画像信号から得られる変換係数を、ランダ ム誤差が蓄積されないように量子化する動画像信号の変 換係数量子化方法及び装置、並びに動画像信号圧縮装置 に関する。

[0002]

【従来の技術】直交変換は、様々なディジタル信号処理 システムにおいて、種々の用途に用いられている。直交 変換は周波数領域での信号処理を可能とするものであ る。直交変換としては、高速フーリエ変換(FFT:Fa 20 st Fourier Transform)、離散コサイン変換(DCT: Discrete Cosine Transform) などが広く知られてい る。直交変換は、例えば、時間領域の信号成分を、時間 領域の元の信号成分のスペクトル(すなわち、エネルギ ーの周波数に対する分布) を示す周波数成分(直交変換 関数によって異なる)に分解する。信号成分を直交変換 することによって得られる周波数成分(一般に変換係数 と呼ばれる)に種々の処理を施すことによって、元の信 号成分の冗長度を削減することができる。すなわち、直 交変換は、元の信号成分を直交変換し、得られる変換係 30 数に処理を施すことにより、変換係数を元の信号成分を 表すビット数よりも少ないビット数で表すことができ る。また、変換係数を逆直交変換することにより、元の 信号成分を得ることができる。

【0003】直交変換処理を利用したディジタル信号処理システムの一例として、動画像信号の圧縮装置及び伸長装置がある。相関性の強い信号は、周波数軸上では低周波数領域に信号電力が集中することが知られている。ある特定の座標軸(例えば周波数軸)への信号電力の集中度が高ければ高いほど、冗長度の削減が可能であり、信号圧縮効率が向上する。

【0004】動画像信号は一般に空間的及び時間的に強い相関性を有するので、直交変換を行って特定の座標軸に電力を集中させることにより、動画像信号の高能率圧縮を実現することができる。従来、例えばNTSC方式のビデオ信号に代表される動画像信号は、情報量が極めて多く、動画像信号を長時間記録するには、大容量の記録媒体が必要であった。さらに、このような記録媒体に対して動画像信号を記録再生する際の情報レートも非常に高かった。このため、動画像信号の記録には、大型の

20

磁気テープや光学ディスクが必要であった。

【0005】より小型の記録媒体に動画像信号を長時間記録する場合には、動画像信号に信号圧縮を施して記録情報量を削減することが不可欠である。さらに、小型の記録媒体から再生される圧縮された動画像信号(以下、圧縮助画像信号という。)を伸長する装置が必要である。

【0006】とのような要求に応えるため、各画像を構成する動画像信号間や、動画像信号の各部分間の相関を利用した様々な動画像信号圧縮方式が提案されている。例えば、MPEG(Moving Picture Experts Group)により提案された動画像信号圧縮方式が広く知られている。このMPEG方式については、各種文献にて広く紹介されているので、ここでは詳細な説明は割愛する。【0007】以下の説明は「画像」についてである。ここで説明する信号処理技術は、動画像を表わす動画像信号の処理に関するものであり、一般にことで言う「画像」とは、動画像の1つの画像を表わす動画像信号の部分のことである。しかも、1つの動画像信号は、動画像の1つの画像をフレームあるいはフィールドとして表わすことができる。特に記述の無い場合、「画像」とはフィールドあるいはフレームのことである。

【0008】CのMPEG方式は、まず、動画像信号を 構成する画像間の差分を取り、動画像信号の時間軸方向 の冗長度を落とす。その後、MPEG方式は、複数の画 素から成るブロック単位で、画像間差分に空間軸方向の 直交変換処理を施すことにより、動画像信号の空間軸方 向の冗長度を落とす。MPEG方式は、この直交変換処 理として離散コサイン変換(DCT)処理を用いてい る。時間軸及び空間軸の両方向の冗長度を落とすことに より、動画像は極めて効率よく圧縮される。このような 圧縮処理によって得られる圧縮動画像信号は、記録媒体 に記録され、あるいは伝送媒体を介して伝送される。 【0009】圧縮動画像信号を記録媒体から再生し、あ るいは伝送媒体を介して受信する場合には、DCT変換 によって得られる変換係数のブロックを圧縮動画像信号 から抽出する。そして、変換係数を逆直交変換(MPE G方式における逆離散コサイン変換(IDCT: Invers

【0010】MPEG方式に基づいた動画像信号圧縮装置の構成例を図28に示す。この図28に示す動画像信号圧縮装置では、ディジタル動画像信号がブロック化回路201に入力され、このディジタル動画像信号が、例えばNTSC方式などの標準ビデオフォーマットからブロックフォーマットに変換されて、ブロック化された動画像信号が生成される。ここで、各画像の動画像信号は、空間軸方向、すなわち水平方向及び垂直方向に16×16画素のマクロブロックに分割される。マクロブロ

e Discrete Cosine Transform)を用いて処理し、画像

間差分のブロックを再生して、元の画像の動画像信号を

ックはさらに8×8画素のブロックに細分される。

【0011】図28に示す動画像信号圧縮装置は、画像を構成するブロック全てが処理されるまで、各画像の動画像信号をブロック単位で圧縮する。次に、この動画像信号圧縮装置は、別の画像の動画像信号を処理するが、この別の画像は、助画像を構成する一連の画像における次の画像であってもよいし、そうでなくてもよい。以下に、図28に示す動画像信号圧縮装置における1つの画像内の画素の1ブロックの圧縮について説明する。ここで、圧縮される複数の画素からなるブロックを現画像ブロックと称する。ブロック化動画像信号は動き予測器202に供給される。動き予測器202は、現画像ブロックS1を含む現画像をブロック単位で差分ブロック算出回路203に供給する。

【0012】差分ブロック算出回路203は、動き予測器202から現画像ブロックS1を受信するときに、動き予測器202からの現画像ブロックS1に対応するマッチングブロックS2を受信する。このマッチングブロックS2は、ピクチャメモリ群212に記憶された再生画像から予測器213によって得られる。差分ブロック算出回路203は、現画像ブロックS1と、これに対応するマッチングブロックS2との画素単位の差分を求める。得られる差分ブロックS3は直交変換回路204に供給される。

【0013】直交変換回路204は、通常DCT回路であり、差分ブロックS3を直交変換し、得られる変換係数ブロックを量子化器205に供給する。量子化器205は、変換係数ブロックを量子化して量子化変換係数ブロックを出力する。可変長符号化器(VLC)206は、量子化器205からの量子化変換係数ブロックに、ハフマン符号化、ランレングス符号化等の可変長符号化を施す。そして、得られる符号化変換係数ブロックは出力バッファ207を介して、例えばディジタル伝送路に出力される。

【0014】出力バッファ207に記憶されたビット数を示す制御信号は、量子化器205にフィードバックされる。量子化器205は、この制御信号に応じて量子化ステップサイズを調整して、出力バッファ207のオーバフローやアンダーフローを防止する。すなわち、量子化ステップサイズの増減により、出力バッファ207に 40供給されるビット数が増減する。

【0015】また、量子化変換係数ブロックは、量子化器205から逆量子化器208に供給される。逆量子化器208は、この動画像信号圧縮装置での予測符号化の際に用いられる再生画像を量子化変換係数から再生する局部復号化器の一部である。逆量子化器208は、量子化器205による量子化処理と補完的な処理を行なうことにより、量子化変換係数ブロックを逆量子化する。得られる変換係数ブロックは、逆直交変換回路(IDCT)209に供給され、そこで直交変換回路204によ 50

る直交変換処理と補完的な処理を施されることにより、 逆直交変換される。得られる再生差分ブロックS4は加 算器210に供給される。

【0016】また、この加算器210には、ピクチャメ モリ群212のうちの予測器213によって選択された 1つのピクチャメモリから、現画像ブロックS1に対応 したマッチングブロックS2が供給される。加算器21 0は、逆直交変換回路209からの再生差分ブロックS 4と、ピクチャメモリ群212からのマッチングブロッ クS2との画素単位の加算を行ない、再生画像ブロック S5を出力する。再生画像ブロックS5は、セレクタ2 11により選択されたピクチャメモリ212A乃至21 2Dのうちのいずれか1つに供給されて、記憶される。 【0017】再生画像プロックは、選択されたピクチャ メモリにブロック単位で記憶されて、選択されたピクチ ャメモリ内において再生画像(現画像に対応する)を形 成する。その後、再生画像は、他の画像の動画像信号を 圧縮する予測符号化のためのマッチングプロックを得る のに用いられる。

20 【0018】動き予測器202は、現画像のマクロブロック毎に、現画像のマクロブロックと、記憶されている他の画像の動画像信号の異なるマクロブロックとの間の助きベクトルを決定する。また、動き予測器202は、現画像の各マクロブロック内の画素と、他の画像の異なるマクロブロック内の画素との差分の絶対値和(絶対値差分和)を出力する。各絶対値差分和は、現画像の各マクロブロックと、他の画像のマクロブロックとのマッチングの度合を示す。動き予測器202は、各動きベクトルとそれに対応する絶対値差分和を予測モード決定回路30 215に供給する。

【0019】予測モード決定回路215は、動き予測器202からのデータを用いて、1以上の他の再生画像に基づいて現画像を予測符号化するのに用いられる予測モードを決定する。現画像は、以下の予測モードのいずれか1つを用いて予測符号化することができる。

【0020】(1)画像が、他の画像を参照せずその画像自体で符号化される画像内(イントラ)モード。このようにして符号化された画像は「ピクチャと称せられ

(2)動画像において時間的に先行する再生画像を参照して予測符号化を行う前方予測モード。このようにして符号化された画像はPビクチャと称せられる。

【0021】(3)動画像において時間的に先行する再生画像と動画像において時間的に遅れた再生画像を参照して、あるいは先行する再生画像と遅れた再生画像の画素単位の線形演算(例えば、平均値計算)を行なうことにより、ブロック単位の予測を行なう両方向予測モード。このようにして符号化された画像はBピクチャと称せられる。

50 【0022】すなわち、Iピクチャは、画像内で画像内

(イントラ)符号化が完結する画像である。Pピクチャ は、動画像において時間的に前にある再生 I ピクチャ又 はPピクチャより予測符号化される。Bピクチャは、時 間的に前又は後にある再生【ピクチャ又はPピクチャを 用いてブロック単位で予測符号化されるか、あるいは動 画像において時間的に前にある再生Iピクチャ又はPビ クチャと、時間的に後にある再生Iピクチャ又はPピク チャとから線形演算によって得られるブロックを用いて 予測符号化される。

【0023】そして、予測モード決定回路215は、予 10 測モードとそれに対応する動きベクトルを予測器213 及び読出アドレス発生器214に供給する。読出アドレ ス発生器214は、動きベクトルに応じて、ピクチャメ モリ群212に読出アドレスを供給し、これにより、ビ クチャメモリ212A乃至212Dは、記憶している再 生画像ブロックを読み出す。再生画像ブロックの読出ブ ロックの位置は、動きベクトルにより指定される。予測 器213は、予測モード決定回路215からの予測モー ド信号PMに基づいて、ピクチャメモリ212A乃至2 12Dから読み出されたブロックのうちの1つを選択す 20 る。選択された読出ブロックは、現ブロックS1に対す るマッチングブロックS2である。現プロックがBピク チャの一部である場合、予測器213は、ピクチャメモ リ212A乃至212Dからの読出ブロックに対して線 形演算を行ない、必要なマッチングブロックを出力す る。予測器213は、マッチングプロックS2を差分ブ ロック算出回路203と加算器210に供給する。

【0024】MPEG方式による動画像信号伸長装置の 構成例を図29に示す。との動画像信号伸長装置では、 動画像信号圧縮装置から直接供給された圧縮動画像信 号、あるいは記録媒体から再生された圧縮動画像信号 は、ビットストリームとして入力バッファ221に供給 され、一旦記憶される。圧縮動画象信号は、符号化変換 係数ブロック(現プロックを表わす符号化変換係数プロ ックを含む)と、各ブロックの予測モード情報、量子化 ステップサイズ情報、動きベクトルとからなる。

【0025】圧縮動画像信号は、入力バッファ221か ら1画像毎に読み出されて、逆可変長符号化器(IVL C) 222に供給される。この逆可変長符号化器222 は、圧縮動画像信号に逆可変長符号化を施して、圧縮動 40 画像信号を量子化変換係数ブロック、及び各ブロックの 予測モード情報、量子化ステップサイズ情報、動きベク トルの各成分に分離する。

【0026】量子化変換係数の各ブロックは、逆量子化 器223に供給され、との逆量子化器223は、ブロッ ク毎の量子化ステップサイズを用いて量子化変換係数ブ ロックを逆量子化し、変換係数ブロックを出力する。逆 直交変換回路(IDCT)224は、変換係数ブロック に逆直交変換処理、通常 I DCT処理を施して、再生差 回路224はそれぞれ、図28に示す動画像信号圧縮装

置の量子化器205と直交変換回路204による処理と 補完的な処理を行なう。

【0027】読出アドレス発生器130は、逆可変長符 号化器222から供給される現ブロックの動きベクトル に応じて、ピクチャメモリ228A乃至228Dに読出 アドレスを供給する。各ピクチャメモリ228A乃至2 28 Dは、読出アドレスに基づいて、記憶している再生 画像ブロックを読み出す。予測器229は、予測モード 信号PMに応じて、ピクチャメモリ228A乃至228 Dからの読出ブロックのいずれか1つを選択する。選択 された読出ブロックは、現ブロックを再生するためのマ ッチングブロックである。現ブロックがBピクチャとし て符号化された画像の一部をなす場合、予測器229 は、ピクチャメモリ228A乃至228Dからの読出ブ ロックに対して線形演算を行って、マッチングブロック を形成する。予測器229は、マッチングブロックを加 算器225に供給する。

【0028】加算器225は、逆直交変換回路224か らの再生差分ブロックと、予測器229からのマッチン グブロックとの画素単位の加算を行って、現画像の現画 像プロックを再生する。セレクタ226は、再生現画像 ブロックをピクチャメモリ228A乃至228Dのいず れか1に供給して記憶させ、そこで現画像は再生され る。再生現画像ブロックは、選択されたピクチャメモリ 内の再生現画像の現画像ブロックの位置に記憶される。 現画像の再生ブロック全てが、選択されたピクチャメモ リ228A乃至228Dに記憶されると、再生現画像 は、読み出しが可能となり、動画像における時間的に前 又は後にある他の画像を再生するのに参照される。

【0029】ピクチャメモリ228A乃至228Dに記 憶されている再生画像は、表示アドレス発生器227が 発生する読出アドレスに応じて、セレクタ226を介 し、出力動画像信号として読み出される。すなわち、こ の出力動画像信号は、スキャンコンバータによりピクチ ャメモリ228A乃至228Dから、例えばNTSC等 の所定のビデオ信号フォーマットのラスタフォーマット で読み出される。得られた出力動画像信号は、例えばC RT等のディスプレイに表示される。この例では、同期 信号発生器131は、外部同期発生器にロックされ、周 期的にフレーム同期信号を発生し、これを表示アドレス 発生器227に供給している。表示アドレス発生器22 7は、このフレーム同期信号に同期して読出アドレスを 発生する。

[0030]

【発明が解決しようとする課題】直交変換回路、例えば 上述した動画像信号圧縮装置や動画像信号伸長装置で用 いられているDCT回路やIDCT回路等は、整数で表 わされる画素値や変換係数に対して有限ビット数でそれ 分ブロックを形成する。逆量子化器223と逆直交変換 50 ぞれ演算を行う。その結果、これらの直交変換回路での

直交変換では、ビット数の切り捨てをすることがある。 このため、実数を用いた直交変換の精度や、直交変換に 用いられる回路構成が異なり、直交変換の結果が異なっ てしまう。これにより、動画像信号圧縮装置と動画像信 号伸長装置間や共通の圧縮信号を伸長する動画像信号伸 長装置間でミスマッチが生じる。

【0031】例えば、動画像信号圧縮装置では、圧縮動 画像信号を形成する際に、動画像信号から得られる差分 プロックを直交変換し、得られた変換係数に所定の処理 を施して量子化する。そして、動画像信号伸長装置にお いては、逆直交変換回路の実数演算精度や構成が、動画 像信号圧縮装置の実数演算精度や構成に対応しない場 合、動画像信号伸長装置の出力が、動画像信号圧縮装置 の入力と異なる可能性がある。すなわち、動画像信号伸 長装置の出力は、その動画像信号伸長装置に用いられて いる回路の精度や構成に依存する。

【0032】逆直交変換回路の演算精度や構成は、逆直 交変換を行う回路によって異なる。例えば、変換係数の ブロックを、2つの異なる構成の同種の逆直交変換回路 を用いて逆変換すると、結果は異なることがある。この 20 ような結果の差異は、逆直交変換ミスマッチ誤差(以 下、ミスマッチ誤差という。)と呼ばれる。

【0033】MEPG方式は、DCTやIDCTの演算 精度を規定しているが、演算方法や構成については何も 規定していない。これは、MEPG方式の規格が決定さ れる以前に、DCTやIDCTを行なう回路や方法が開 発されたためである。MEPG方式においては、上述の ように、動画像信号圧縮装置は、例えば動画像信号に対 して画像間動き補償予測符号化を行なう。とこでは、動 画像信号をブロックに分割し、現画像ブロックと、再生 30 画像に動き補償を行なうことによって得られるマッチン グブロックとから差分ブロックを形成し、この差分ブロ ックをDCT処理により直交変換する。得られた変換係 数を量子化し、この量子化変換係数に可変長符号化を施 す。そして、符号化変換係数を、予測モード情報、量子 化ステップサイズ情報及び動きベクトルとともに組み込 んで、圧縮動画像信号を形成する。

【0034】動画像信号伸長装置は、符号化変換係数に 逆可変長符号化を施し、得られた量子化変換係数に逆量 子化を行ない、そして、この逆量子化により得られた変 40 換係数にIDCT処理を施す。ここで得られた再生差分 ブロックは、動きベクトルに応じて再生画像に動き補償 を施すことによって得られるマッチングプロックに加算 される。これにより再生画像ブロックが得られ、この再 生画像ブロックは、動画像出力信号を出力するための再 生画像のブロックとして記憶され、参照画像としても使 用される。

【0035】動画像信号圧縮装置は、予測符号化を行う ための再生画像を量子化変換係数から得る局部復号化器 を備えている。この局部復号化器は、逆量子化器と、逆 50 したミスマッチ誤差をEP1とすると、再生されたPビ

直交変換回路とを備えている。動画像信号圧縮装置の局 部復号化器のIDCT回路と動画像信号伸長装置のID CT回路の構成が異なると、動画像信号圧縮装置の局部 復号化器で得られる再生画像が、動画像信号伸長装置で 得られる再生画像と異なることがある。こうしたIDC T処理の実行による差異は、MPEG規格に準拠した動 画像信号圧縮装置により形成した圧縮動画像信号を光デ ィスクなどの記録媒体に記録して販売する場合に問題を 生じる。この光ディスクから再生された圧縮動画像信号 を他の製造者により製造、販売された動画像信号伸長装 置で伸長すると、再生画像が元の画像と異なる可能性が ある。しかも、その差異は、実際に使用された動画像信 号伸長装置により様々である。同様に、圧縮動画像信号 が、地上波又は衛星放送、電話システム、ISDNシス テム、ケーブル、無線、あるいは光通信システム等の通 信システムにより伝送される場合、異なる動画像信号伸 長装置間で上述のような非互換性が生じる虞がある。

【0036】ミスマッチ誤差が特に問題となるのは、画 像間予測符号化を行う場合である。この画像間予測符号 化は、フィールド間符号化やフレーム間符号化を指す が、次第にこのミスマッチ誤差は蓄積されてしまい、再 生画像に致命的な破綻を生じる可能性がある。

【0037】MPEG方式による動画像信号圧縮におい ては、各ビデオシーケンスは、例えば8又は12画像を 単位とする画像群(GOP: Group Of Pictures)に分割 されている。各画像は、上述したように「ピクチャ、P ピクチャ、Bピクチャに分類される。

【0038】Bビクチャは予測符号化の参照画像として は使用されない。したがって、Bピクチャで生じるミス マッチ誤差により他の画像に誤差が生じることはない。 ところが、Pピクチャでミスマッチ誤差が生じると、ミ スマッチ誤差を有する画像が、次の画像の予測符号化を 行うためにピクチャメモリに記憶されることとなる。し たがって、画像間予測符号化を行うと、ピクチャメモリ 内に記憶されたPピクチャの誤差が次第に広がり、この Pピクチャから予測符号化されるPピクチャやBピクチ ャにも及ぶ。この誤差は、誤差のないIピクチャ又はP ピクチャにより置換されるまで蓄積されていく。

【0039】同様に、Iピクチャにミスマッチ誤差が発 生した場合、ミスマッチ誤差のある再生画像が、予測符 号化を行うためのピクチャメモリに蓄積されることとな る。したがって、画像間予測符号化を行うと、ピクチャ メモリ内に蓄積されたIピクチャの誤差が次第に広が り、このIピクチャから予測符号化されるPピクチャや Bピクチャにも及ぶ。この誤差は、誤差のない【ピクチ ゃにより置換されるまで蓄積されていく。

【0040】誤差の蓄積の様子を図30に示す。図30 において、Iピクチャを復号化する際に発生したミスマ ッチ誤差をEI、PピクチャP1を復号化する際に発生

クチャP1に含まれる誤差の値はEI+EP1となる。 またPピクチャP2を復号化する際に発生したミスマッ チ誤差をEP2とすれば、再生されたPピクチャP2に 含まれる誤差の値はEI+EP1+EP2となる。この ように、個々のミスマッチ誤差は小さい値でも次第に蓄 積していくと、大きな値の誤差となる。

【0041】とのとき、動画像信号圧縮装置及び動画像 信号伸長装置のMPEG復号化器で用いられるIDCT 処理によって発生するミスマッチ誤差には、次の2つの ものが存在する。

タイプ1:演算精度の不足に起因する誤差。

【0042】タイプ2:丸め込み方法の違いに起因する

演算精度はMPEG規格で規定されているが、この規格 は完全にミスマッチ誤差を発生させないほど十分なもの ではなく、この規格を満たしているIDCT回路どうし においてもタイプ1のミスマッチ誤差が発生する可能性 がある。

【0043】IDCT処理の出力は整数であるから、I DCT処理の実数演算を行った後、演算結果を整数に丸 20 め込まなければならない。一般的には、最も近い整数に 丸められる。しかし、ととで問題となるのは演算結果が *. 5 (*は整数) という数となった場合である。MP EG方式では演算結果である*.5の丸め込みの方法を 規定していない。すなわち、あるIDCT回路ではこれ を切り上げる処理を行い、また別のIDCT回路ではこ れを切り捨てる処理を行う。また、演算結果の正負の符 号により、丸め込みの方法が異なる場合もある。この丸 め込みの方法の違いによって発生するミスマッチ誤差 は、タイプ2のミスマッチ誤差である。

【0044】これら2種類のミスマッチ誤差は、タイプ 1のミスマッチ誤差がランダムに発生するのに対し、タ イブ2のミスマッチ誤差は体系的であるという点で異な る。タイプ1のミスマッチ誤差はランダムに発生するの で、正の誤差と負の誤差がほぼ同じ確立で発生する。し たがって、長時間予測符号化を行なった場合、タイプ1 のミスマッチ誤差は平均化されていくと考えられる。

【0045】一方、タイプ2のミスマッチ誤差は体系的 であり、そのIDCT処理に固有のミスマッチ誤差であ るので、一定して同一方向のミスマッチ誤差となる。し たがって、長時間予測符号化を行なうと、一方向に蓄積 されていく。個々のミスマッチ誤差はわずか+1又は-1であるが、一方向に蓄積されていくと、その値は次第 に大きな値となる。なお、本願出願人は、国際公開番号 WO 94/21083号公報において上記タイプ2の ミスマッチ誤差を防止する方法及び装置を開示してい

【0046】ところで、タイプ1のミスマッチ誤差がか なり頻繁に発生しても、通常、この誤差は時間を経て消 滅するため問題にはならない。しかし、2つ以上の連続 50 プサイズを前ステップサイズと異なるように設定するス

28

処理されるPピクチャ、あるいは I ピクチャの後の1つ 以上の連続処理されるPピクチャ内の同じ位置にある画 像ブロックから得られるDCT係数の2つ以上のブロッ クは同一であることがある。DCT係数の各同一ブロッ クが逆直交変換されるときにタイプ1のミスマッチ誤差 が発生すると、そのタイプ1のミスマッチ誤差はランダ ムであるが、次の画像(及びそれ以降の画像)に蓄積さ れる。蓄積されたタイプ1のミスマッチ誤差により、動 画像信号圧縮装置と動画像信号伸長装置の両方における 復号化器によって得られる再生画像が、元の画像の動画 像信号と異なってしまう。したがって、MPEG方式に よって得られる画質が劣化することになる。

【0047】上述の従来技術に鑑み、本発明は、量子化 係数ブロックが逆量子化及び逆直交変換されるときの反 復性が有るタイプ1のミスマッチ誤差を防止できるよう に、動画像信号圧縮装置の量子化器で用いられるステッ プサイズを決定する変換係数量子化方法及び装置、並び に動画像信号圧縮装置を提供することを目的とする。 [0048]

【課題を解決するための手段】本発明に係る変換係数量 子化方法は、動画像信号を表わすDCT係数の係数ブロ ックが、Pピクチャである現画像の中にある現画像プロ ックから得られる現係数プロックと、上記現画像の直前 に処理されたPピクチャ又はIピクチャである前画像に おいて現画像中の現画像ブロックの位置にある前画像ブ ロックから得られる前係数ブロックとからなり、上記動 画像信号を表わすDCT係数の係数ブロックを、反復ミ スマッチ誤差を防止するように量子化する変換係数量子 化方法であって、前ステップサイズを用いて前係数プロ ックを量子化する前係数ブロック量子化工程と、現係数 ブロックの量子化のための現ステップサイズを決定する 現ステップサイズ決定工程と、現ステップサイズを前ス テップサイズと異なるように設定する現ステップサイズ 設定工程と、上記設定工程で設定された現ステップサイ ズを用いて、現係数ブロックを量子化する現係数ブロッ ク量子化工程とを有することを特徴とする。

【0049】また、本発明に係る変換係数量子化装置 は、動画像信号を表わすDCT係数の係数ブロックが、 Pピクチャである現画像の中にある現画像ブロックから 得られる現係数ブロックと、上記現画像の直前に処理さ れたPピクチャ又はIピクチャである前画像において現 画像中の現画像のブロック位置にある前画像ブロックか ら得られる前係数ブロックとからなり、動画像信号を表 わすDCT係数の係数ブロックを、反復ミスマッチ誤差 を防止するように量子化する変換係数量子化装置であっ て、前係数プロックの前ステップサイズと現係数プロッ クの現ステップサイズを決定し、各係数ブロックの量子 化のためステップサイズを決定するステップサイズ制御 手段を有し、このステップサイズ制御手段は、現ステッ

テップサイズ設定手段と、各係数ブロックを受け取り、 各係数ブロックのステップサイズを上記ステップサイズ 制御手段から受け取る量子化器とを有することを特徴と する。

【0050】さらに、本発明に係る動画像信号圧縮装置 は、現画像内に現画像ブロックがある現画像と、現画像 中の現画像ブロックの位置に前画像ブロックがある前画 像とを有し、画像ブロックからなる連続した画像で構成 される動画像信号を圧縮する動画像信号圧縮装置であっ て、上記前画像に対して動き補償を行ない、現画像ブロ ックと前画像の差分ブロックを得る手段と、上記差分ブ ロックを直交変換して現係数ブロックを出力する手段 と、上記現係数ブロックの量子化のための現ステップサ イズと決定し、前画像ブロックから得られる前係数ブロ ックの量子化に用いられる前ステップサイズを示す情報 を受け取るステップサイズ制御手段と、上記現ステップ サイズを前ステップサイズと異なるように設定するステ ップサイズ設定手段と、上記現係数ブロックと前係数ブ ロックを受け取り、各係数ブロックに対するステップサ イズを上記ステップサイズ制御手段から受け取る量子化 20 器とを有することを特徴とする。

[0051]

【作用】本発明では、動画像信号を表わすDCT係数の係数ブロックが、Pピクチャである現画像の中にある現画像ブロックから得られる現係数ブロックと、現画像の直前に処理されたPピクチャ又はIピクチャである前画像において現画像中の現画像ブロックの位置にある前画像ブロックから得られる前係数ブロックとからなる。そして、前ステップサイズを用いて前係数ブロックを量子化する。現係数ブロックの量子化のための現ステップサイズを、現ステップサイズを前ステップサイズを用いて、現係数ブロックを量子化する。

[0052]

【実施例】以下、本発明に係る動画像信号の変換係数量子化方法及び装置、並びに動画像信号圧縮装置の実施例について、図面を参照しながら説明する。この実施例は、本発明を、動き補償予測符号化と離散コサイン変換(DCT:Discrete Cosine Transform)を組み合わせたハイブリッド(hybrid)符号化方式に適用したものである。このハイブリッド符号化方式は、ISO/IEC規格11172(通称MPEGという。)で述べられており、また、国際電信電話諮問委員会(CCITT)のH. 261に準拠している。CCITTは、動画像信号の符号化規格、記録媒体に記録するため(蓄積用)の動画像信号の符号化規格を公布する国際的な委員会である。MPEGハイブリッド符号化方式の基本的構成は、広く知られている。ISO/IEC規格11172には、ここで用いられる語の用語集が記載されている。

軸方向の相関を利用して動画像信号が有する冗長度を削減する方法である。既に復号化されている別の動画像を参照画像として、現在の符号化対象である現画像を動き補償予測し、得られる動き補償予測誤差を、動きベクトル、予測モード等と共に圧縮信号として、伝送したり、記録媒体に記録する。これにより、現在の画像を表わり、可に必要な圧縮された動画像信号(以下、圧縮動画像信号という。)の情報量を大幅に削減することができる。画像間動き補償予測符号化は、動画像信号のフレームス画像信号のような場合には、フィールド間でも行うこともできる。また、動画像信号がインタレース画像信号のような場合には、フィールド間でも行うことができる。また、動画像信号の性質に応じて、フレーム間符号化とフィールド間符号化を適応的に切り換えることも可能である。

30

【0054】そして、上記動き補償予測誤差信号は、動画像を構成する各画像の空間軸方向の相関を利用する差分信号圧縮器により圧縮される。この差分信号圧縮器の一例としては、DCT回路などの直交変換回路と量子化器を組み合わせたものが代表的である。DCTは、直交変換の一種であり、動画像信号の有する画像内(フレーム内又はフィールド内)の2次元相関性により、特定の周波数成分に信号電力を集中させる。この集中分布した係数のみが、そのままあるいは追加圧縮されて、圧縮動画像信号とされる。これにより、現画像を表わすのに必要な圧縮動画像信号の情報量をさらに削減することができる。

【0055】図1に、本発明を適用した第1の実施例の 動画像信号圧縮装置の具体的な構成を示す。図1に示す 動画像信号圧縮装置においては、動画像信号が画像毎に 分割され、画像単位で圧縮される。各画像は画像プロッ クに分割され、ブロック単位で圧縮される。ここで、現 在圧縮されている画像プロックを、現画像ブロックと称 する。現画像ブロックは、現画像と称される画像のブロ ックである。Iピクチャあるいは現画像の直前に処理さ れたPピクチャを、前画像と称する。現画像の後に処理 される最初のPピクチャを、後画像と称する。前画像に おいて現画像ブロックの位置にある画像ブロックを、前 画像ブロックと称する。また、後画像において現画像ブ ロックの位置にある画像ブロックを、後画像ブロックと 称する。さらに、これら前画像ブロック、現画像ブロッ ク、後画像ブロックからそれぞれ得られるDCT係数の ブロックを、前係数ブロック、現係数ブロック、後係数 ブロックと称する。

【0056】動画像信号(通常、ビデオ信号)は、第1のピクチャメモリ群2へ供給され、複数の画像の動画像信号が一旦記憶される。メモリコントローラ3は、第1のピクチャメモリ群2及び第2のピクチャメモリ群4からの動画像信号の読出を制御する。

は、ととで用いられる語の用語集が記載されている。 【0057】動き予測器6は、現画像ブロックと、第1 【0053】動き補償予測符号化は、動画像信号の時間 50 のピクチャメモリ群2に記憶されている前画像及び後画

ック算出回路8に供給する。

像の複数のブロックとのブロックマッチングを行なうと とにより、動き予測を行なう。ブロックマッチングは、 例えば16×16画素のブロックを用いて行なう。現画 像ブロックとブロックマッチされる前画像及び後画像の 各ブロックは、メモリコントローラ3から出力される動 き予測参照画像指示信号に従って、第1のピクチャメモ リ群2の中から選択される。そして、動き予測器6は、 前画像又は後画像中のブロックと、現画像ブロックとの 差分、すなわち動き予測誤差が最小となる第1のピクチ ャメモリ群2内の前画像又は後画像中のブロック位置 を、動きベクトルMVとして動き補償器7に供給する。 【0058】動き補償器7は、動きベクトルMVに応じ て、第2のピクチャメモリ群4に記憶されている各再生 画像のブロックを潜在的なマッチングプロックとして読 み出す。これらの潜在的なマッチングブロックが読み出 される再生画像中の位置は、動きベクトルMVによって 指定される。そして、第2のピクチャメモリ群4から読 み出された潜在的なマッチングブロックのうちの1つ が、メモリトローラ3から出力される動き補償参照画像 指示信号MAに従って、現画像ブロックのマッチングブ ロックS2として選択される。第2のピクチャメモリ群 4に記憶されている再生画像は、後述するように、差分 ブロック符号化器9から出力される量子化DCT係数を 局部復号化する局部復号化器10及び加算器16によっ て再生される画像である。

【0059】動き補償参照画像指示信号MAによってマッチングブロックが選択される再生画像は、現ピクチャの予測モードにより異なる。前方予測モード(Pピクチャ)では、前再生画像からマッチングブロックが選択される。両方向予測モード(Bピクチャ)では、マッチン 30グブロックは、前再生画像又は後再生画像から選択されるか、あるいは前再生画像と後再生画像の各ブロックに対して線形演算(例えば、平均値計算)を行なうことに対して線形演算(例えば、平均値計算)を行なうことに対して線形演算(例えば、平均値計算)を行なうことに対して線形演算(例えば、平均値計算)を行なうことに対して線形演算(例えば、平均値計算)を行なうことに対して場合、そして、現画像が画像内符号化モードで符号化される(Iピクチャである)場合、すなわち画像が予測なしで符号化される場合、全画素値が0であるゼロブロックがマッチングブロックとして用いられる。第2のピクチャメモリ群4から読み出されるマッチングブロックは適応的に変更され、これにより、動画像信号の各ブロックについて最適なマッチングブロックの選択 40が行われる。

【0060】動き補償器7は、まず、現画像ブロックと、異なるモードで得られた潜在的マッチングブロックとの画素毎の差分の絶対値和を計算することにより、各画像の予測モードを選択する。そして、この和が最小である予測モードを選択する。助き補償器7は、選択された予測モードを示す助き補償モード信号MMを、後述する可変長符号化器(VLC)17に供給する。また、動き補償器7により、第2のピクチャメモリ群4は、選択された予測モードのマッチングブロックS2を差分ブロ

【0061】との差分プロック算出回路8は、第1のピクチャメモリ群2から読み出された動画像信号の現画像プロックS1が供給され、現画像プロックS1とマッチングプロックS2の差分を画素単位で算出する。差分ブロック第出回路8は、得られた差分プロックS3を差分プロック符号化器9に供給する。差分プロック符号化器9は、差分プロックS3をDCT変換及び量子化して圧縮し、量子化されたDCT係数(以下、量子化DCT係数という。)SCのブロックを形成する。

32

【0062】量子化DCT係数SCの各ブロックは、差分ブロック符号化器9から可変長符号化器17に供給される。また、この可変長符号化器17には、各量子化DCT係数ブロックに対する動きベクトルMV、動き補償モード信号MM、変更量子化ステップサイズSSが供給されている。可変長符号化器17は、供給されたこれらのデータに、例えばハフマン符号化等の可変長符号化を施す。また、可変長符号化器17は、可変長符号化したデータに、MPEG規格の各層のスタートコードやヘッダ情報を付加して、圧縮動画像信号を形成する。圧縮動画像信号は、画像単位で出力バッファ19に供給され、ビットストリームとして読み出される。

【0063】読み出された圧縮動画像信号は、例えば光ディスク等の記録媒体に記録されたり、地上波又は衛星放送、電話システム、ISDNシステム、ケーブル、無線、光通信システム等の通信システムを介して伝送される。また、量子化DCT係数SCの各ブロックは、差分ブロック符号化器9から局部復号化器10に供給され、伸長されて再生差分ブロックS4が得られる。との動画像信号圧縮装置内の局部復号化器10は、後述する圧縮動画像信号を伸長する動画像信号伸長装置と類似した構成を有するが、詳細においては区別される。

【0064】再生差分ブロックS4は加算器16に供給される。また、加算器16には、第2のピクチャメモリ群4のピクチャメモリのうちのいずれか1つからの現画像ブロックS1に対するマッチングブロックS2が供給される。加算器16は、局部復号化器10からの再生差分ブロックS4と、第2のピクチャメモリ群4からのマッチングブロックS2との加算を画素単位で行ない、再生画像ブロックS5を形成する。この再生画像ブロックは、第2のピクチャメモリ群4のピクチャメモリのうちのいずれか1つに供給されて、記憶される。

【0065】再生画像ブロックは、第2のピクチャメモリ群4のうちの選択されたピクチャメモリにブロック単位で憶され、このピクチャメモリにおいて、局部復号化器10と加算器16によって得られた再生画像ブロックは、再生画像(現画像に対応する)を形成する。これが終了すると、再生画像は、他の画像の動画像信号を圧縮する予測符号化のためのマッチングブロックを得るのに用いられる。

「0066】 CCで、上記差分ブロック符号化器9と局部復号化器10について、さらに詳しく説明する。差分ブロック符号化器9は、図1に示すように、離散コサイン変換(DCT)回路11と、量子化器12とを備える。DCT回路11は、差分ブロック算出回路8から供給される差分ブロックS3をDCT変換により直交変換する。なお、差分ブロックS3は、他の種類の直交変換を用いて直交変換されてもよい。各16×16のマクロブロックは、6つの8×8ブロック(4つの輝度ブロックと4つの色差ブロック)として直交変換される。DC 10 T回路11は、得られた384(8×8×6)個のDC T係数のブロックを量子化器12に供給する。量子化器

【0067】ステップサイズコントローラ51は、量子化器12が384DCT係数の各ブロックを量子化するのに用いる量子化ステップサイズを制御する。このステップサイズコントローラ51は、出力バッファ19からのバッファ使用情報と、QSCパリティメモリ53からの前画像パリティと、メモリコントローラ3からのブロ 20ックアドレス及びピクチャタイプコードとに応じて、ステップサイズを設定する。

12は、DCT係数のブロックを量子化して、量子化D

CT係数SCのブロックを出力する。

【0068】QSCパリティメモリ53は、ステップサイズコントローラ51からの各画像ブロックのステップサイズパリティとメモリアドレスが供給されると、ステップサイズパリティを記憶する。その後、QSCパリティメモリ53は、このステップサイズパリティを次のPピクチャの量子化のための量子化ステップサイズを制御するのに用いられる前画像パリティとして、ステップサイズコントローラ51に送り返す。

【0069】局部復号化器10は、図1に示すように、逆量子化奇数化器13と、逆直交変換例えば逆離散コサイン(IDCT)回路15とを備えている。逆量子化奇数化器13は、量子化器12からの量子化DCT係数SCのブロックを、ステップサイズコントローラ51により設定されたステップサイズを用いて逆量子化する。ま*

 $QDC = dc//1 \quad (11 \forall \nu)$

ここで、dcはDC係数、QDCは量子化されたDC係数を、それぞれ表わす。

【0073】イントラマクロブロックを直交変換すると とによって得られるDCT係数であって、DC成分以外 の成分である各DCT係数(以下、AC係数という。)※ ※は、以下の式(2)に従って、重み付け行列WiによってDCT係数ac(i, j)を重み付けして、量子化ファクタac(i、j)を求めることにより、量子化する。

[0074]

$$ac^{-}(i,j) = (16*ac(i,j)) // Wi(i,j)$$
 (2)

重み付け行列Wiの係数を以下の式(3)に示す。

Wi = 8 16 19 22 26 27 29 34 16 16 22 24 27 29 34 37 19 22 26 27 29 34 34 38

*た、このとき、逆量子化奇数化器13は、得られたブロック内の逆量子化されたDCT係数(以下。逆量子化係数という。)の和が奇数でないときに、この逆量子化DCT係数のブロックに対してバリティ反転を行なう。これにより、和が奇数化されたDCT係数のブロックを逆直交変換する際に、タイプ2のミスマッチ誤差が生じるのを防止することができる。IDCT回路15は、逆量

34

子化奇数化器 13からの和が奇数化されたDCT係数の ブロックに対して逆直交変換を行なって、再生差分ブロ ックS4を生成する。IDCT回路 15は、DCT回路

11による直交変換に対応する逆直交変換を行ない、すなわち逆離散コサイン変換(IDCT)処理を行なう。 【0070】ととで、ステップサイズコントローラ51 が出力する量子化ステップサイズ情報に応じて量子化器

12が行なう量子化について説明する。量子化器12は、各画像の動画像信号の各マクロブロック(すなわち各画像ブロック)から得られる6×8×8個のDCT係数のブロックを量子化する。画像内符号化モード(Iピクチャ)での圧縮画像の各マクロブロックは、イントラマクロブロックと称される。画像間符号化モードでの圧縮画像の各マクロブロックは、ノンイントラマクロブロ

ックと称される。イントラマクロブロックが直交変換されると、(O、O)成分のDCT係数はDC係数となる。

【0071】DC係数は、丸め込みにより、8ビット精度での量子化の際にはDC係数を8で割り、9ビット精度での量子化の際にはDC係数を4で割り、10ビット精度での量子化の際にはDC係数を2で割り、11ビット精度での量子化の際にはDC係数を1で割ることにより、量子化される。イントラマクロブロックのDC係数は、以下の式(1)に従って量子化される。なお、式(1)及び以降の式は、Cプログラミング言語のシンタクッス(構文)で表わされる。とのシンタクッスは、例えば、Herbert Schildt, USING TURBO C, Osbronse McGraw-Hill (1988),p.83-87 に記載されている。

[0072]

(1)

22 22 26 27 29 34 37 40 22 26 27 29 32 35 40 48

26 27 29 32 35 40 48 58

26 27 29 34 38 46 56 69

27 29 35 38 46 56 69 83

つぎに、以下の式(4)により、量子化ファクタac ̄ * [0075] (i、i)を量子化して、各AC係数の量子化レベルQ 【数1】 AC(i, j)を求める。

$$QAC(i, j) = \frac{ac^{-}(i, j) + sign(ac^{-}(i, j)) * ((p * mquant) // q)}{(2 * mquant)}$$
(4)

【0076】 この式(4) において、p、qは、任意の 整数の定数であり、例えばp=3、q=4を用いる。m quantは、量子化ステップサイズを表わす。画像間 符号化マクロブロック(ノンイントラマクロブロック)

※に従い、ノンイントラマクロブロックを変換して得られ る全てのDCT係数を、重み付け行列Wnによって重み 付けして、量子化ファクタac ̄(i、j)を求めるこ とにより、量子化する。

36

(3)

を直交変換して得られるDCT係数は、以下の式(5)※ [0077]

$$ac^{-}(i,j) = (16*ac(i,j)) // Wh(i,j)$$
 (5)

重み付け行列Wnの係数を以下の式(6)に示す。

Wh = 16 17 18 19 20 21 22 23

17 18 19 20 21 22 23 24

18 19 20 21 22 23 24 25

19 20 21 22 23 24 26 27

20 21 22 23 25 26 27 28

21 22 23 24 26 27 28 30

22 23 24 26 27 29 30 31 (6)

23 24 25 27 28 30 31 33

つぎに、以下の式(7)により、量子化ファクタac ̄ ★ACを求める。 (i、j)を量子化して、各AC係数の量子化レベルQ★ [0078]

得られた量子化レベルQAC(i, j)は、上述した量 子化DCT係数SCのブロックとして、可変長符号化器 17と局部復号化器10に供給される。

【0079】上記の式から、連続処理される画像の同じ 位置にある画像ブロックから得られるDCT係数のブロ テップサイズmquantで量子化する場合、得られる 量子化DCT係数のブロックも等しくなることがわか

【0080】動画像信号圧縮装置における逆量子化奇数 化器13と、以下に説明する動画像信号伸長装置におけ☆

☆る逆量子化器とが、量子化器12からの量子化DCT係 数のブロックの逆量子化を行なう様子を以下に示す。逆 量子化奇数化器13は、差分ブロック符号化器9からの 量子化DCT係数SCのブロックが供給されると、逆量 子化して、逆量子化DCT係数、すなわち逆量子化され ックが等しく、量子化器12がこれらブロックを同じス 40 たDCT係数のブロックを出力する。具体的には、逆量 子化奇数化器13は、イントラマクロブロックを直交変 換して得られる量子化DC係数を、式(8)に示す処理 を用いて逆量子化し、DC係数を出力する。

[0081]

また、逆量子化奇数化器13は、イントラマクロブロッ 50 クを直交変換して得られる量子化AC係数を、式(9)

に示す処理を用いて逆量子化する。

* * [0082]

rec(i,j) = (mquant*2*QAC(i,j)*Wi(i,j)) / 16 if(QAC(i,j) == 0)

rec(i,j) = 0 (9)

さらに、逆量子化奇数化器 13 は、ノンイントラマクロ ※を、式(10)に示す処理を用いて逆量子化する。 プロックを直交変換して得られるの全ての量子化係数 ※ 【0083】

> if QAC(i,j) > 0 rec(i,j) = ((2*QAC(i,j)+1)*mquant*Wn(i,j)) / 16if QAC(i,j) < 0 (10) rec(i,j) = ((2*QAC(i,j)-1)*mquant*Wn(i,j)) / 16if QAC(i,j) = 0rec(i,j) = 0

上記式(8)乃至(10)から、連続処理される画像の同じ位置にある画像ブロックから得られる量子化DCT係数のブロックが等しく、逆量子化奇数化器13がこれらの量子化DCT係数のブロック(以下、逆量子化DCT係数ブロックという。)を同じステップサイズmquantで逆量子化する場合、得られる逆量子化DCT係数ブロックも等しくなることがわかる。そして、これらの等しい逆量子化DCT係数ブロックのうちの1つを逆直交変換する際に、タイプ1のミスマッチ誤差が生じた場合、これらの逆量子化DCT係数のうちの次のブロックを逆直交変換する際にも、同じタイプ1のミスマッチ誤差が生じることとなり、タイプ1のミスマッチ誤差が生じることとなり、タイプ1のミスマッチ誤差が生じることとなり、タイプ1のミスマッチ誤差が蓄積してしまう。

【0084】図1に示すステップサイズコントローラ51の具体例を、図1乃至6を参照して詳細に説明する。図1に示す動画像信号圧縮装置において、ステップサイズコントローラ51は、等しい量子化DCT係数ブロックが、2つの連続処理されるPピクチャの同じ位置にあ30る画像ブロックから、あるいはIピクチャとその後のPピクチャの同じ位置にある画像ブロックから得られることのないように、各Pピクチャから得られる各DCT係数プロックを量子化するのに用いられる量子化ステップサイズを制御する。

【0085】上述の式(2)、(3)より以下のことがわかる。すなわち、2つの連続処理される画像の同じ位置にある画像ブロックから得られる等しいDCT係数ブロックを量子化するのに、異なる量子化ステップサイズが用いられる場合、量子化されるDCT係数が等しくて40も、得られる量子化DCT係数が異なる可能性が高い。【0086】また、上述の式(9)、(10)より以下のことがわかる。すなわち、異なる量子化ステップサイズを用いる2つの等しいDCT係数ブロックから得られる量子化DCT係数ブロックを、逆量子化奇数化器13

により(また、後述の動画像信号伸長装置における逆量 子化器により)逆量子化する場合、得られる逆量子化D CT係数ブロックは互いに異なる可能性が高い。

38

【0087】その結果、2つの等しいDCT係数ブロックのうちの第1のブロックから得られる逆量子化DCT係数ブロックを逆直交変換する際に、タイプ1のミスマッチ誤差が生じたとしても、2つの逆量子化DCT係数ブロックのうちの第2のブロックを逆直交変換する際に、同じタイプ1のミスマッチ誤差が生じる可能性は非常に低い。したがって、連続処理される画像の同じ位置にある画像ブロックから得られるDCT係数の差分ブロック符号化器9における量子化のためのステップサイズを、互いに異なるものとすことにより、これらの画像ブロックから得られる逆量子化DCT係数を局部復号化器10や動画像信号伸長装置にて逆直交変換する際に、タイプ1のミスマッチ誤差が反復するのを防ぐことができる

【0088】ところで、変更したステップサイズが通常のステップサイズの整数倍である場合、上述の量子化ステップサイズの変更はあまり有効ではない。これは、異なる量子化ステップサイズを用いても、2つの逆量子化DCT係数プロックが等しくなる可能性が高くなるからである。したがって、通常のステップサイズの整数倍でステップサイズを変化させないようにする。

【0089】MPEG方式では、あらゆるステップサイズが許容されているのではなく、許容されるステップサイズ(以下、許容ステップサイズという。)は、2つのバラメータで表わされる。すなわち、量子化ステップサイズは、下記表1に示す量子化スケールコードとqスケールタイプで規定される。

[0090]

【表1】

===	4	
茲	•	

量子化	ロスケール	qスケール	量子化	ロスケール	ロスケール
スケールコート	917"=0	<i>ፃ</i> 47° = 1	スケールコート	タイプ =0	<i>ፃና7</i> * =1
0	使用禁止	使用禁止	16	32	24
1	2	1	17	34	28
2	4	2	18	36	32
3	6	3	19	38	36
4	8	4	20	40	40
5	10	5	21	42	44
6	12	6	22	44	48
7	14	7	23	46	52
8	16	8	24	48	56
9	18	10	25	50	64
10	20	12	26	52	72
11	22	14	27	54	80
12	24	16	28	56	88
13	26	18	29	58	96
14	28	20	30	80	104
15	30	22	31	62	112

【0091】そこで、ステップサイズコントローラ51 は、ステップサイズの変更が有効であり、MPEG方式 に準拠したものとなるように、量子化スケールコード (quantizing_scale_code; 以下、単にQSCとい う。)を変更する。異なるステップサイズを得ことがで きるQSCの最小限の変更は、最も簡単にはQSCのパ リティを変更することである。しかし、値が1のQSC のパリティを変更すると、QSCの値が0になり、許容 された値のQSCを得ることができない。したがって、 QSCのパリティを反転する単純なプロセスを修正し て、QSCが0にならないようにする。この修正につい て、以下に詳細に説明する。ことで、この修正したQS Cのパリティの変更を、単にQSCパリティ反転と称す ることにする。また、QSCはルックアップテーブルを 用いて変更することもでき、あるいはQSCに1を加え ると共に、値が31であるQSCに1を加えたときのオ ーバーフローを防止するようにQSCを変更することも できる。これらの方法の詳細を以下に説明する。

【0092】2つの等しいDCT係数ブロックを量子化 するのに用いられるステップサイズを表わすQSCのパ 40 リティ反転により、ステップサイズを他のステップサイ ズの整数倍であるステップサイズに変更すると、等しい 量子化DCT係数ブロックが生じる可能性がある。例え は、QSCを2から1へ、あるいは1から2へ変更する 場合、QSCパリティ反転により、ステップサイズは2 の因数で変化される。しかし、QSCの2から1への変 更が、ステップサイズを2から1へ変更させる場合(す なわち、QTがO状態のとき)、DCT係数ブロック内 の全てのDCT係数が偶数のときは、等しい量子化DC T係数ブロックのみが得られる。これは、比較的希なケ

ースである。さらに、QSCの2から1への変更が、ス テップサイズを4から2へ変更させる場合(すなわち、 QTが1の状態のとき)、DCT係数ブロック内の全て のDCT係数が4の倍数のときは、等しい量子化DCT 係数ブロックのみが得られる。これも、比較的希なケー

【0093】上述のように、ステップサイズコントロー ラ51は、量子化に用いられるステップサイズを表わす QSCパリティを、Pピクチャから得られるDCT係数 ブロックに対して反転する。すなわち、Pピクチャに反 復性が有るミスマッチ誤差が発生するのを防止すること により、反復性のミスマッチ誤差が目立つのを効果的に なくすことができる。Iピクチャは予測符号化されない ので、 [ピクチャにタイプ1のミスマッチ誤差が生じる ことはあっても、タイプ1のミスマッチ誤差が反復的に 生じることはない。Bビクチャは、予測参照画像として 使用されないので、 反復性が有るタイプ 1 のミスマッチ 誤差がIピクチャ又はPピクチャと、Bピクチャとの間 に発生することはあっても、その反復性が有るミスマッ チ誤差は1つのBピクチャに発生するだけであり、あま り目立たない。一方、Pピクチャは、Iピクチャ及び他 のPピクチャからの予測により得られ、他のPピクチャ やBピクチャの参照画像として用いられる。Pピクチャ と、このPピクチャが予測されるIピクチャとの間、及 び、Pピクチャと、このPピクチャから予測されるPピ クチャとの間に、反復性が有るタイプ1のミスマッチ誤 差が発生することがある。Pピクチャに発生する反復性 が有るミスマッチ誤差は、このPピクチャから予測され る全てのPビクチャ及びBビクチャに現われので、誤差 50 が目立つことになる。

30

42

【0094】DCT係数ブロックの量子化によりブロッ ク内の6×8×8個の量子化DCT係数の全てが0であ る量子化DCT係数ブロックが生じた場合、ステップサ イズコントローラ51は、ステップサイズを表わすQS Cのパリティ反転を一時的に停止する。384個の量子 化DCT係数の全てがOである量子化DCT係数ブロッ クを、オールゼロ量子化係数ブロックと称する。オール ゼロ量子化係数ブロックは、特殊なコードであるオール ゼロブロックコードで表わされ、逆量子化や逆直交変換 される際にミスマッチ誤差を発生しない。これは、オー ルゼロブロックコードからは全ての差分が0であるオー ルゼロ再生差分ブロックが生成されるためである。全て の量子化係数が0であるオールゼロ量子化係数ブロック から得られる再生画像ブロックは、参照画像のマッチン グブロックと等しい。その結果、ミスマッチ誤差が発生 しないので、現画像ブロックの量子化によりオールゼロ 量子化係数ブロックが発生する場合、後画像ブロックか ら得られるDCT係数ブロックを量子化するのに用いら れるステップサイズを表わすQSCのパリティを反転す る必要はない。さらに、後述するように、現係数ブロッ クの量子化によりオールゼロ量子化係数ブロックが発生 する場合、後係数プロックを量子化するのに用いられる ステップサイズを表わすQSCのパリティを反転する と、ミスマッチ誤差が生じることがある。したがって、 ステップサイズコントローラ51は、現係数プロックの 量子化によりオールゼロ量子化係数ブロックが発生する 場合、後係数ブロックを量子化するのに用いられるステ ップサイズを表わすQSCのパリティを反転しない。

【0095】ここで、量子化されてオールゼロ量子化係 数ブロックを発生させる係数ブロックの後の画像におけ る係数ブロックを量子化するのに用いられるステップサ イズを表わすQSCのパリティを反転しない理由を説明 する。現画像ブロックが前画像ブロックに極めて類似し ている場合、現画像ブロックから得られるDCT係数の 値は全て小さくなる。現係数プロックを最小ステップサ イズであるステップサイズ1を用いて量子化すると、得 られる量子化係数ブロック内のDCT係数のうち少なく とも1つは0でない。現画像ブロックから得られる逆量 子化係数ブロックを逆直交変換する際にミスマッチ誤差 が生じる場合、このミスマッチ誤差は再生画像ブロック 40

【0096】第1の後画像ブロックは、第1の後画像に おいてPピクチャである現画像中の現画像ブロックの位 置にある画像ブロックである。第1の後画像ブロックが 現画像ブロックに極めて類似している場合、第1の後画 像プロックから得られる係数プロックは現画像ブロック から得られる係数ブロックと等しい。第1の後画像ブロ ックから得られる係数ブロックをステップサイズ2を用 いて量子化すると、オールゼロ量子化係数ブロックが発 生する(ステップサイズ0は許容値ではないので、ステ 50 は、第1の後画像ブロックではなく、現画像ブロックか

ップサイズ1を表わすQSCのパリティを反転したステ ップサイズ2を用いる。)。

【0097】オールゼロ量子化係数ブロックを逆量子化 や逆直交変換すると、ミスマッチ誤差は発生しない。し たがって、現画像ブロックから得られる逆量子化係数ブ ロックを逆直交変換する際にミスマッチ誤差が発生する 場合、とのミスマッチ誤差は、第1の後画像ブロックか ら得られる逆量子化係数ブロックを逆直交変換するとき に得られる再生画像ブロックにも現われる(これは、ミ スマッチ誤差が参照画像に存在するからである。)。し かし、このミスマッチ誤差は再生画像には蓄積されな 64

【0098】第2の後画像ブロックは、第2の後画像に おいてPピクチャである現画像中の現画像ブロックの位 置にある画像ブロックである。この第2の後画像ブロッ クが第1の後画像ブロックと極めて類似している場合、 第2の後画像ブロックから得られる係数ブロックは、第 1の後画像ブロックから得られる係数ブロックと等し 44

【0099】第2の後画像ブロックから得られる係数ブ ロックを量子化する際のステップサイズを表わすQSC パリティを反転することができる場合、第2の後画像ブ ロックから得られる係数ブロックは、ステップサイズ1 を用いて量子化される (ステップサイズ1は、ステップ サイズ2のパリティを反転することにより得られ る。)。これにより得られる量子化係数プロックは、現 画像ブロックから得られる係数と同じの値が0でない (以下、ノンゼロという。) 量子化DCT係数からな る。現画像プロックから得られる逆量子化係数プロック を逆直交変換するときにミスマッチ誤差が生じる場合、 このミスマッチ誤差は、第2の後画像ブロックから得ら れる逆量子化係数ブロックを逆直交変換する際に繰り返 される。現画像ブロックと第2の後画像ブロックの両方 からの係数プロックを復号化することによって得られる ミスマッチ誤差は、第2の後画像ブロックから得られる 逆量子化係数ブロックを逆直交変換する際の再生画像に 現われる。したがって、ミスマッチ誤差は、第2の後画 像に蓄積する。

【0100】この問題を回避するため、係数ブロックが 得られる画像ブロックが、オールゼロ量子化係数ブロッ ク、すなわち量子化DCT係数が全てOである量子化D CT係数ブロックが得られる画像ブロックの後にくる場 合、係数ブロックを量子化するステップサイズを表わす QSCのパリティを反転しないようにする。これは、オ ールゼロ量子化係数ブロックを量子化するステップサイ ズを表わすQSCのパリティを、パリティメモリに記憶 しないことによって行なわれる。例えば、この規則を用 いると、第2の後画像プロックから得られる係数プロッ クは、ステップサイズ2を用いて量子化される。これ

ら得られる係数ブロックを量子化するのに用いられるス テップサイズを表わすQSCのパリティが、パリティメ モリに記憶されているパリティに対して反転されるため である。とうして、オールゼロ係数ブロックが発生す る。とのオールゼロ係数ブロックを逆量子化や逆直交変 換する場合、ミスマッチ誤差は発生しない。したがっ て、現画像プロックから得られる逆量子化係数ブロック を逆変換する際にミスマッチ誤差が生じると、現画像ブ ロック、第1の後画像プロック、第2の後画像ブロック から得られる逆量子化係数ブロックを逆変換する場合、 同じミスマッチ誤差が各再生画像ブロックに現われてし まう。しかし、このミスマッチ誤差は、第1及び第2の 後画像には蓄積されない。

【0101】図1に示す実施例において、オールゼロ量 子化係数ブロックを生じるステップサイズを表わすQS CのパリティのQSCパリティメモリ53への書込は禁 止され、オールゼロ量子化係数ブロックの後のQSCパ リティの反転が防止される。図1に示すステップサイズ コントローラ51の具体例において、「ピクチャあるい はPピクチャの後の連続処理されるPピクチャから得ら 20 れる(オールゼロ量子化係数ブロックの後の係数ブロッ クを除く) 係数ブロックを量子化するステップサイズを 表わすQSCのパリティを反転することにより、処理を 簡素化することができる。QSCパリティを反転するこ とにより、連続処理されるPピクチャ、あるいはIピク チャの後のPピクチャの同じ位置にある画像ブロックか ら得られるDCT係数ブロックを、逆のパリティのQS Cで表わされるステップサイズで量子化する。ステップ サイズを表わすQSCのパリティは、連続処理される画 像内の画像プロックから得られる量子化DCT係数プロ ックが同一であるか否かに関わらず、連続Pピクチャの 間、あるいはIビクチャとPビクチャの間で反転され る。このため、量子化係数ブロックが同一であるか否か を判定する必要がない。

【0102】ステップサイズコントローラ51は、例え ば図2に示すフローチャートに従って動作するディジタ ルシグナルプロセッサあるいはコンピュータからなる。 図2に示すフローチャートのステップS1において、ス テップサイズコントローラ51は、現係数ブロック、す なわち現画像の現画像ブロックから得られるDCT係数 40 ブロックを量子化するためのステップサイズを算出す る。この算出されたステップサイズ(以下、算出ステッ プサイズという。)は、例えば出力バッファ19の使用 状況を示すデータに応じて決定される。上述のように、 ステップサイズは、出力バッファ19のオーバーフロー やアンダーフローが生じないように算出される。量子化 ステップサイズを増加させると、出力バッファ19に入 力されるビット数は減少し、これによりオーバーフロー が防止される。また、量子化ステップサイズを減少させ ると、出力バッファ19に入力されるビット数が増加

44

し、これによりアンダープローが防止される。算出ステ ップサイズは、MPEG規格により許容される値のステ ップサイズに制限され、算出量子化スケールコード(以 下、算出QSCという。)とaスケールタイプ(以下、 QTという。) により表わされる。

【0103】ステップS2おいて、ステップサイズコン トローラ51は、現画像がPピクチャであるか否かを判 定する。ステップS2の結果がYESであり、現画像が Pピクチャであるとき、処理は、ステップサイズS3へ 進み、ステップS1で求めた算出QSCを必要に応じて 修正する処理を行なう。ステップS2の結果がNOであ り、現画像がIピクチャあるいはBピクチャであると き、ステップS1で求めた算出QSCを修正する処理を 省略して、処理は、ステップS10に進む。

【0104】ステップS3おいて、ステップサイズコン トローラ51は、QSCパリティメモリ53から記憶さ れている前画像QSCバリティ情報を読み出す。この記 憶されている前画像QSCパリティ情報は、前画像ブロ ック、すなわち前に処理されたPピクチャあるいはIピ クチャにおいて現画像中の現画像ブロックの位置にある 画像ブロックから得られる係数ブロックを量子化するの に用いられるステップサイズのQSCバリティを示す。 【0105】ステップS4おいて、ステップサイズコン トローラ51は、ステップS1で求めた算出QSCパリ ティが、読み出された前画像QSCパリティと同じであ るか否かを判定する。バリティの比較は複数の種類の中 から選択することができる。例えば、偶数/奇数(2 n /2n+1)のパリティ、3n/3n+1/3n+2の パリティ、等である。本実施例では、偶数/奇数(2 n /2 n + 1) のパリティを用いることとする。結果がY ESのとき、処理は、ステップS5に進み、ステップサ イズコントローラ51は、ステップS1で求めた算出Q SCを修正してパリティ反転を行なう。例えば、QSC の最下位ピット(以下、LSBという。)を、表2に示 す条件に従って反転する。 得られるQSCが0のとき、 QSCは、1のQSCの逆パリティを有する許容される 値である2に設定される。他のQSCバリティ反転方法 を以下に説明する。パリティ反転された算出QSCは、 現QSC、すなわち係数ブロックの量子化に用いられる ステップサイズを表わすQSCとして用いられ、処理 は、ステップS6に進む。

[0106]

【表2】

30

前画像の QSCパリティ	算出QSCの LSB (QSC>1)	QSCØLSB
0	0	1
0	1	1
1	0	0
1	1	0

【0107】ステップS4の結果がNOであり、ステップS1で算出されたQSCパリティが前画像QSCパリティと異なるとき、処理は、ステップS6に進み、ステップS1で求めた算出QSCとして用いられる。

【0108】なお、ステップS4を省略して、ステップS5おいて、前画像QSCバリティを反転し、との反転前画像QSCバリティをステップS1で求めた算出QSCのLSBの代わりに用いてもよい。LSBの代わりに反転前画像QSCバリティを用いる算出QSCは、現QSCとして用いられる。ととでも、得られる現QSCの値が0のとき、現QSCは、1のQSCの逆バリティを有し許容QSC値である2に設定される。次に、処理は、ステップS6に進む。

【0109】ステップS6おいて、ステップサイズコン トローラ51は現QSCとQTを量子化器12に供給す る。量子化器12は、ステップサイズコントローラ51 により供給された現QSCとQTで表わされるステップ サイズを用いて、現係数ブロックを量子化する。現係数 ブロックの量子化後、量子化器 12は、得られる全ての 現係数ブロックがオールゼロ量子化係数ブロックである か否か、すなわち量子化DCT係数ブロックの量子化D CT係数が全て0であるか否かを判定する。全て0のと き、量子化器12はオールゼロフラグをセットする。ス テップS7おいて、ステップサイズコントローラ51 は、オールゼロフラグがセットされているか否かを判定 する。ステップS7の結果がNOのとき、オールゼロフ ラグはセットされてなく、現量子化係数ブロックの量子 化DCT係数のうち少なくとも1つは0でないことを示 す。次に、処理は、ステップS8に進む。ステップS8 おいて、ステップサイズコントローラ51は、ステップ S6で量子化器12に供給されたQSCのパリティを算 出し、その結果をQSCパリティメモリ53に記憶し、 次のPピクチャを処理する際の前画像QSCパリティと して用いる。そして、処理は、ステップS9に進み、終 了する。

【0110】一方、ステップS7の結果がYESのとき、オールゼロフラグは、セットされ、現量子化係数ブロックがオールゼロ量子化係数ブロックであることを示す。現画像はPビクチャである(ステップS2の結果がYESである)ので、オールゼロ量子化係数ブロック

46

は、現画像ブロックと前画像ブロックとに差異がないことを示す。とこで、処理は、ステップS9に進み、終了する。これにより、ステップS6で量子化器12に供給されたQSCのパリティが、前画像QSCパリティとしてQSCパリティメモリ53に記憶されるのを禁止する。このため、後係数ブロック、すなわち次のPビクチャにおいて現画像中の現画像ブロックの位置にある画像ブロックから得られるDCT係数ブロックが、QSCパリティメモリ53に記憶されているQSCとは異なるパリティを有するQSCで量子化される。

【0111】ステップS2の結果がNOであり、現画像がIピクチャあるいはBピクチャであるとき、処理は、ステップS10に進む。ステップS10おいて、ステップサイズコントローラ51は、ステップS1で求めた算出QSCとQTを量子化器12に供給する。量子化器12は、ステップサイズコントローラ51から得られた現QSCとQTで表わされるステップサイズを用いて、現係数ブロックを量子化する。次に、処理は、ステップS11に進み、ステップサイズコントローラ51は、現画像がIピクチャであるか否かを判定する。

【0112】ステップS11の結果がYESであり、現 画像がIピクチャのとき、処理は、ステップS12に進 み、ステップサイズコントローラ51は、ステップS1 0で量子化器12に供給されたQSCのパリティを算出 する。ステップサイズコントローラ5 1 は、得られるQ SCパリティを前画像QSCパリティとしてQSCパリ ティメモリ53に記憶する。現画像がIピクチャである とき、各量子化係数ブロックは少なくとも1つの0でな いDCT係数(ノンゼロDCT係数)を有する。したが って、現画像が【ピクチャのとき、現画像がPピクチャ であるときと異なり、ステップサイズパリティを前画像 パリティとしてQSCパリティメモリ53に記憶する前 に、現量子化係数ブロックがオールゼロ量子化係数ブロ ックであるか否かを判定する必要はない。このため、1 ピクチャから得られる各係数プロックのQSCパリティ は、そのまま前画像QSCパリティとしてQSCパリテ ィメモリ53に記憶される。次に、処理は、ステップS 9に進み、終了する。

【0113】ステップS11の結果がNOであり、現画 像がBピクチャのとき、量子化後の処理は行なわず、処理は、ステップS9に進み、終了する。つぎに、ステップサイズコントローラ51のハードウェア構成を、図3を参照して説明する。ステップサイズコントローラ51は、量子化器12に供給される現係数ブロックの量子化のためのステップサイズを表わす量子化スケールコード(QSC)及びqスケールタイプ(QT)を出力するステップサイズ算出器61及びステップサイズモディファイア63と、現係数ブロックの量子化に用いられるステップサイズを表わすQSCのパリティを算出するQSC パリティ算出器65と、QSCパリティメモリ53に対

する前画像QSCパリティの読出/書込を制御する読出 /書込信号発生器67及びアドレス発生器69とを備え ている。

【0114】DCT回路11が、現画像ブロックを(1 ピクチャの場合)、あるいは現画像ブロックから得られ る差分ブロック(Pビクチャ又はBビクチャの場合)を 直交変換し、得られるDCT係数ブロックが量子化器1 2に供給されると、ステップサイズ算出器61は、出力 バッファ19からバッファ使用情報を受け、このバッフ ァ使用情報に応じて、現係数ブロック、すなわち現画像 10 ブロックから得られるDCT係数ブロックを量子化する ためのステップサイズを算出して、出力する。ステップ サイズ算出器61により得られた算出ステップサイズ は、MPEGで許容されるステップサイズ値に制限され ており、算出された量子化スケールコード(QSC)と q スケールタイプ (QT) で表わされる。ステップサイ ズ算出器61は、算出QSCとQTをステップサイズモ ディファイア63に供給する。ステップサイズモディフ ァイア63は、QTを変更せずに量子化器12に供給す

【0115】また、各画像の始めにおいて、ステップサイズコントローラ51には、メモリコントローラ3からピクチャタイプコードが供給される。このピクチャタイプコードは、現画像が1ピクチャ、Pピクチャ、Bピクチャのいずれであるかを示すものである。ピクチャタイプコードは、読出/書込信号発生器67とステップサイズモディファイア63に供給される。

【0116】各係数ブロックの量子化の始めに、メモリコントローラ3は、係数ブロックが得られる画像ブロックの画像内での位置を示すブロックアドレスを出力す 30 る。したがって、本実施例では、メモリコントローラ3は現画像ブロックのブロックアドレスを出力する。ブロックアドレスは、メモリコントローラ3からアドレス発生器69に供給され、とのアドレス発生器69は現画像ブロックのブロックアドレスをメモリアドレスに変換する。とのメモリアドレスは、QSCパリティメモリ53内のアドレスである。QSCパリティメモリ53には、前画像ブロック、すなわち前に処理された1ピクチャあるいはPピクチャにおいて現画像中の現画像ブロックの位置にある画像ブロックの前画像QSCパリティが記憶 40されている。アドレス発生器69は、メモリアドレスをQSCパリティメモリ53に供給する。

【0117】メモリコントローラ3により出力されるビクチャタイプコードがPビクチャのピクチャタイプコードであるときのみ、ステップサイズモディファイア63はイネーブル状態となる。メモリコントローラ3により出力されたピクチャタイプコードが「ピクチャあるいはBビクチャのピクチャタイプコードであるとき、ステップサイズモディファイア63はイネーブル状態とならず、ステップサイズ算出器61で求めた算出QSCを、

48

現QSC、すなわち現係数ブロックを量子化するステップサイズを表わすQSCとして、変更せずに出力する。 このような画像から得られる係数ブロックは、ステップサイズ算出器61により求められたステップサイズモディファイア63による変更のない算出QSCで表わされるステップサイズを量子化ステップサイズとして用い、量子化される。

【0118】メモリコントローラ3により出力されるビクチャタイプコードがPビクチャのピクチャタイプコードであるとき、読出/書込信号発生器67は、読出モードでイネーブル状態となり、オールゼロフラグの状態によっては、書込モードでもイネーブル状態にもなる。【0119】現画像がPビクチャであることを示すピクチャタイプコードに応じて、読出/書込信号発生器67は、リードイネーブルモードの読出/書込信号を、QSCバリティメモリ53に供給する。リードイネーブル信号とアドレス発生器69により出力されるメモリアドレスに応じて、QSCバリティメモリ53は、前画像ブロック、すなわち前に処理された「ビクチャあるいはPビクチャにおいて現画像中の現画像ブロックの位置にある画像ブロックの前画像QSCバリティを、ステップサイズモディファイア63に送り返す。

【0120】ピクチャタイプコードが、現画像がPピク チャであることを示すとき、ステップサイズモディファ イア63は、ステップサイズ算出器61で求めた算出Q SCを変更し、現QSCを出力する。例えば、ステップ サイズモディファイア63は、QSCパリティメモリ5 3から得られた前画像QSCパリティと、ステップサイ ズ算出器61で求めた算出QSCのパリティとを比較す る。このとき、算出QSCのパリティが前画像QSCパ リティと等しい場合、ステップサイズモディファイア6 3は、ステップサイズ算出器61で求めた算出QSCの パリティを反転し、現QSCを出力する。QSCのパリ ティを反転するために、ステップサイズモディファイア 63は、上述の表2に示すように算出QSCのLSBを 反転するようにしてもよい。しかし、得られるQSCの 値が0のとき、ステップサイズモディファイア63は、 QSCの値を2に設定してパリティを反転する。これに より、禁止された0のQSCを回避することができる。 他のQSCパリティ反転方法を、以下に説明する。

【0121】ステップサイズモディファイア63はQSCパリティメモリ53からの前画像QSCパリティを反転し、ピクチャタイプコードが、現画像がPピクチャであることを示すとき、ステップサイズ算出器61で求めた算出QSCのLSBを反転前画像QSCパリティで置き換えて、現QSCを出力するようにしてもよい。ステップサイズ算出器61で求めた算出QSCのLSBを反転前画像QSCパリティで置き換えることにより、現QSCのパリティは常に、前QSC、すなわち前画像プロックから得られる係数ブロックの量子化に用いられるス

テップサイズを表わすQSCのバリティを反転したものとなる。しかし、ととでも、算出QSCのLSBを反転前画像QSCパリティで置き換えることにより0のQSCが生じる場合、算出QSCの値を2に設定して、そのパリティを反転し、許容値のパリティ反転QSCを出力する。

【0122】ステップサイズモディファイア63は、現QSC及びQT、すなわち現プロックを量子化するためのステップサイズを表わすQSCとQTを、量子化器12に供給する。量子化器12は、現QSCとQTで表わ 10されるステップサイズを用いて現係数プロックを量子化する。この現係数プロックの量子化後、量子化器12は、得られた量子化係数プロックがオールゼロ量子化係数プロックであるか否か、すなわち量子化係数プロックの量子化DCT係数が全て0であるか否かを判定する。全て0のとき、量子化器12はオールゼロフラグをセットする。

【0123】また、ステップサイズモディファイア63 は、ステップサイズを可変長符号化器17に供給し、圧 縮動画像信号に組み込まれるようにする。さらに、ステ ップサイズモディファイア63は、現QSCをQSCバ リティ算出器65に供給する。QSCパリティ算出器6 5は、ステップサイズモディファイア63により量子化 器12に供給される現QSCのパリティを算出し、得ら れたQSCパリティをQSCパリティメモリ53に供給 する。QSCパリティメモリ53には、アドレス発生器 69から、現画像ブロックのアドレスに対応するメモリ アドレスが供給される。しかし、QSCパリティメモリ 53 に読出/書込信号発生器67からのライトイネーブ ルモードの読出/書込信号が供給されると、ステップサ 30 イズパリティは、QSCパリティメモリ53においてア ドレス発生器69からのメモリアドレスにより示される アドレスに書き込まれる。

【0124】読出/書込信号発生器67は、ピクチャタ イプコードをオールゼロフラグをモニタし、ライトイネ ーブル信号をQSCパリティメモリ53に供給するか否 かを判定する。現画像がBピクチャであることを示すビ クチャタイプコードにより、読出/書込信号発生器67 が、ライトイネーブルモードの読出/書込信号をQSC パリティメモリ53に供給することが禁止される。した 40 クタ78とを備える。 がって、Bピクチャに関するQSCパリティが、QSC パリティメモリ53に記憶されることはない。ピクチャ タイプコードが、現画像が I ピクチャであることを示す とき、読出/書込信号発生器67は、画像の各画像プロ ックに対するライトイネーブル信号をQSCパリティメ モリ53に供給する。ピクチャタイプコードが、現画像 がPピクチャであることを示すとき、読出/書込信号発 生器67は、少なくとも1つのノンゼロ量子化DCT係 数を含む量子化係数ブロックが得られる画像の画像ブロ ックに対するライトイネーブル信号を、QSCパリティ

メモリ53に供給する。

【0125】ライトイネーブルモードの読出/書込信号により、QSCパリティメモリ53は、アドレス発生器69からのアドレスで示されるメモリアドレスに、QSCパリティ算出器65からのQSCパリティを記憶する。QSCパリティメモリ53に記憶されたステップサイズパリティは、次のPビクチャが処理されるとき、前画像パリティとして用いられる。

【0126】ピクチャタイプコードが、現画像がPピクチャであることを示すとき、読出/書込信号発生器67は、オールゼロフラグの状態を判定する。オールゼロフラグがセットされてなく、現量子化係数プロックが少なくとも1つのノンゼロ量子化DCT係数を含むとき、読出/書込信号発生器67は、ライトイネーブルモードの読出/書込信号をQSCパリティメモリ53に供給する。

【0127】オールゼロフラグがセットされ、現量子化係数ブロックがオールゼロ量子化係数ブロックであるとき、読出/書込信号発生器67は、ライトイネーブルモードの読出/書込信号をQSCパリティメモリ53に供給することが禁止される。したがって、オールゼロフラグがセットされると、現係数ブロックを量子化するステップサイズを表わす現QSCのパリティは、QSCパリティメモリ53に既に記憶されている前画像ブロックのQSCパリティに上書されず、QSCパリティメモリ53に書き込まれない。これにより、量子化器12に供給されたQSCのパリティが、前画像QSCパリティとしてQSCパリティメモリ53に記憶されることが禁止される。したがって、後画像ブロックから得られるDCT係数ブロックは、変更なしのQSCパリティで量子化される

【0128】ステップサイズモディファイア63の第1の実施例の構成を、図4に示す。ステップサイズモディファイア63は、主としてパリティインバータ68とゼロ防止回路80の2つの部分からなる。パリティインバータ68は、インバータ71、73と、ANDゲート75、77と、ORゲート79とを備える。ゼロ防止回路80は、パラレル/シリアル変換器70と、ORゲート72と、1ビットメモリ74と、レジスタ76と、セレクタ78とを備える。

【0129】パリティインバータ68において、AND ゲート75、77の出力はORゲート79の入力端に接続されている。ANDゲート75の入力のうちの1つは、制御入力Cに直接接続され、ANDゲート77の入力のうちの1つは、インバータ73を介して制御入力Cに接続されている。ANDゲート75、77、インバータ73、ORゲート79は、セレクタ62を構成する。このセレクタ62は、制御入力Cが1のとき入力Aを出力Oに接続し、制御入力Cが0のとき入力Bを出力Oに接続する。

【0130】ステップサイズモディファイア63のバリ ティインバータ68において、前画像QSCパリティ は、QSCパリティメモリ53からインバータ71を介 してセレクタ62の入力Aとして供給される。ステップ サイズ算出器61で求められた算出QSCのLSBは、 セレクタ62の入力Bとして供給される。ピクチャタイ プコードは、現画像がPピクチャであるとき論理1の状 態にあるコードエレメントPピクチャを含む。このピク チャタイプコードは、メモリコントローラ3(図1)か らセレクタ62の制御入力Cとして供給される。

【0131】現画像がIピクチャあるいはBピクチャの とき、コードエレメントPピクチャはOの状態である。 このとき、ANDゲート75が閉じ、ANDゲート77 が開き、ステップサイズ算出器61で求めた算出QSC のLSBを、QSCのLSBとして変化させずに出力O に供給することができる。算出QSCのLSBは、AN Dゲート77とORゲート79を介して出力Oとして供 給される。

*【0132】現画像がPピクチャのとき、コードエレメ ントPピクチャは1の状態である。このとき、ANDゲ ート75が開き、ANDゲート77が閉じ、インバータ 71により反転された前画像QSCパリティがQSCの LSBとして出力される。この反転された前画像QSC パリティは、ANDゲート75とORゲート79を介し て出力Oとして供給される。これにより、現画像がPビ クチャのとき、インバータ71により反転された前画像 QSCパリティは、ステップサイズ算出器61で求めた 算出QSCのLSBの代わりに用いられる。このため、 現係数ブロックを量子化するのに用いられるステップサ イズを表わすQSCのパリティが、前係数ブロックの量 子化に用いられるステップサイズを表わすQSCのパリ ティを反転したものとなる。1より大きい値のQSCに 対するバリティインバータ68の論理演算を、以下の表

[0133] 【表3】

寒 3

前画像の QSCパリティ	算出QSCの LSB	Pt oft	QSCØLSB
0	0	1	1
0	1	1	1
1	0	1	0
1	1	1	0
0	0	0	0
0	1	0	1
1	0	0	0
1	1	0	1

【0134】上述のパリティインバータ68は、許容Q SC値ではないOのQSC値を出力する可能性がある。 したがって、パリティインバータ68からのQSC値 は、ゼロ防止回路80で更に処理される。このゼロ防止 回路80は、パリティインバータ68が0のQSC値を 出力したとき、QSC値を2に設定する。ゼロ防止回路 80において、パラレル/シリアル変換器70は、5ビ ットQSCをシリアルビットストリームに変換し、OR ゲート72の一方の入力端に供給する。 ORゲート72 の出力は、1ビットメモリ74を介してORゲート72 の他方の入力端に供給される。ORゲート72の出力 は、選択信号として5ビットセレクタ78に供給され る。5ビットセレクタ78の一方の入力端は、パリティ インバータ68からQSCが供給され、他の入力端に は、レジスタ76から00010が供給される。5ビッ トセレクタ78の出力端は、現QSCを出力する。 【0135】パリティインバータ68からのQSCが0 より大きく、少なくとも1つの1を含むとき、選択信号 は論理1の状態のままであり、セレクタ78はパリティ

ンバータ68が0のQSCを発生したとき、選択信号は 論理0状態のままであり、セレクタ78はレジスタ76 の出力を選択する。したがって、バリティインバータ6 8が0のQSCを発生したとき、セレクタ78は、パリ ティインバータ68の0出力を2値化した値で置き換え

【0136】ステップサイズモディファイア63の他の 実施例を図5に示す。ここでは、算出QSCのパリティ を、ルックアップテーブルを用いて反転する。ルックア ップテーブルに記憶されている値は、全て許容QSC値 である。ステップサイズモディファイア63は、ルック アップテーブル105と、セレクタ107とを備えてい る。セレクタ107は、排他的論理和(XOR)ゲート 111と、インバータ113と、ANDゲート115と からなる制御回路109により制御される。ルックアッ プテーブル105は、QSCの31個の各値に対するバ リティ反転QSCを有している。パリティ反転QSCの 多くは、上述のように、QSCのLSBを反転すること によって得られるが、1のQSCに対するパリティ反転 インバータ68の出力を選択する。しかし、パリティイ 50 QSCは0ではなく2の値を有する。ステップサイズ算 ーブル105のアドレス入力として供給される。この算

出QSCに応じて、ルックアップテーブル105は、対

1から算出QSCが供給され、現QSC、すなわち現係

数ブロックの量子化のステップサイズを表わすQSCを

出力する。

応するパリティ反転QSCをセレクタ107に供給す る。また、セレクタ107は、ステップサイズ算出器6 に1を加算し、オーバーフローが発生してQSCが32 になるときQSCを30に設定することにより、算出Q SCのパリティを反転する。ステップサイズモディファ

54

イア63は、5ビット加算器121と、レジスタ123 と、セレクタ107、125と、制御回路109とから なる。制御回路109は、排他的論理和(XOR)ゲー ト111と、インバータ113と、ANDゲート115

とからなる。セレクタ107と制御回路109での処理

は、上述のものと同様であるので、ここでは説明を割愛 する。

【0137】セレクタ107は制御回路109により制 御される。通常、セレクタ107は、算出QSCを現Q 10 SCとして選択するが、現画像がPピクチャであり、算 出QSCのパリティが現画像QSCパリティと等しい場 合、パリティ反転QSCを選択する。

【0138】制御回路109において、XORゲート1 11の一方の入力端には、ステップサイズ算出器61か らの算出QSCのLSBが供給され、他方の入力端に は、QSCパリティメモリ53から前画像QSCパリテ ィが供給される。XORゲート111の出力は、インバ ータ113により反転され、ANDゲート115の一方 の入力端に供給される。ANDゲート115の他方の入 20 力端には、コードエレメントPピクチャが供給される。 ANDゲート115は、セレクタ107に選択信号を出 力する。セレクタ107は、この選択信号が論理1状態 のとき、ルックアップテーブル105からパリティ反転 QSCを選択し、選択信号が論理 O状態のとき、算出Q SCを選択する。

【0139】コードエレメントPピクチャは、ANDゲ ート115に供給される。現画像が1ピクチャあるいは Bピクチャであるとき、コードエレメントPピクチャは O状態にある。これにより、ANDゲート115の出力 は0状態のままになり、セレクタ107が算出QSCを 現QSCとして選択する。

【0140】現画像がPピクチャのとき、コードエレメ ントは1状態となり、ANDゲート115が開き、選択 信号は、XORゲート111からの出力がインパータ1 13により反転されたものとなる。算出QSCのLSB が前画像QSCパリティと等しいとき、算出QSCのパ リティは前画像QSCパリティのLSBと等しい。XO Rゲート111の出力は論理0、インバータ113の出 力は論理1、選択信号も論理1となる。したがって、セ 40 レクタ107は、ルックアップテーブル105からパリ ティ反転QSCを現QSCとして選択する。一方、算出 QSCのLSBが前画像QSCパリティと異なるとき、 算出QSCのパリティは前画像QSCパリティのLSB と異なる。XORゲート111の出力は論理1、インバ ータ113の出力は論理0、選択信号も論理0となる。 したがって、セレクタ107は、算出QSCを現QSC として選択する。

【0141】つぎに、ステップサイズモディファイア6

【0142】セレクタ107には、ステップサイズ算出 器61から算出QSCが供給される。算出QSCは、5 ビット加算器121にも供給され、この5ビット加算器 121には、レジスタ123から00001が供給され る。ととで得られた和は、セレクタ125の一方の入力 端に供給され、レジスタ127からの2値化11110 が、セレクタ125の他方の入力端に供給される。セレ クタ125は、5ビット加算器121で出力されたキャ リフラグにより制御される。通常、このキャリフラグは 論理0状態にあり、セレクタ125は、5ピット加算器 121からの出力を選択する。

【0143】図6に示すステップサイズモディファイア 63は、算出QSCに1を加算する5ビット加算器12 1により、算出QSCのパリティを反転させる。得られ るパリティ反転QSCは、セレクタ125により選択さ れ、セレクタ107に供給される。QSCの値が31の とき、5ビット加算器121は0000を出力し、キ ャリフラグを1 にセットする。このキャリフラグによ り、セレクタ125は、30の2値化表現であるレジス タ127の出力を選択する。この値は、31と逆のパリ ティを有し、許容QSC値である。したがって、QSC 値が31のとき、値30がセレクタ107に供給され

【0144】セレクタ107は、上述のように、制御回 路109により制御される。セレクタ107は、通常、 算出QSCを選択するが、現画像がPピクチャであり、 算出QSCのパリティが前画像QSCパリティと等しい とき、セレクタ125からのパリティ反転QSCを選択 する。

【0145】さらに、算出QSCから1を引算する(あ るいは2の補数であるー1を加算する) ことにより、算 出QSCのパリティを反転させてもよい。結果は、図4 に示すゼロ防止回路80と同様のゼロ防止回路80に供 給される。算出QSCから1を引算するとパリティ反転 QSCが0になるとき、ゼロ防止回路80は、図4で説 明したように、パリティ反転QSCを2に設定する。

【0146】ここで、図1に示す動画像信号圧縮装置の 他の実施例を図7に示す。図7に示す動画像信号圧縮装 置において、図1の動画像信号圧縮装置の構成要素に対 3の第3の実施例を図6に示す。ここでは、算出QSC 50 応するものについては、同一符号を付し、説明は割愛す

る。との図7に示す動画像信号圧縮装置は、ステップサ イズコントローラ81と、QSCメモリ83とを備えて

【0147】ステップサイズコントローラ81は、例え ば図8に示すフローチャートに従って助作するディジタ ルシグナルプロセッサあるいはコンピュータからなる。 図8に示すフローチャートのステップS1において、ス テップサイズコントローラ81は、上述のように、例え ば出力バッファ19の使用状況を示すデータに応じて、 現画像の現画像ブロックから得られる DC T 係数を量子 10 化するためのステップサイズを算出する。算出されたス テップサイズは、MPEGで許容されるステップサイズ 値に制限され、算出量子化スケールコード(算出QS C) とqスケールタイプ(QT)で表わされる。

【0148】ステップS2おいて、ステップサイズコン トローラ81は、現画像がPピクチャであるか否かを判 定する。ステップS2の結果がYESであり、現画像が Pピクチャのとき、処理は、ステップS3に進み、ステ ップS1で求めた算出QSC及びステップサイズを必要 に応じて変更する処理を開始する。ステップS2の結果 20 がNOであり、現画像がIピクチャあるいはBピクチャ のとき、処理は、ステップS10に進み、ステップS1 で求めた算出QSCを変更する処理は省略する。

【0149】ステップS3おいて、ステップサイズコン トローラ81は、記憶されている前画像QSCをQSC メモリ83から読み出す。この記憶されている前画像Q SCは、前係数ブロック、すなわち前に処理されたPビ クチャあるいは【ピクチャにおいて現画像中の現画像ブ ロックの位置にある画像ブロックから得られるDCT係 数のブロックの量子化に用いられるステップサイズを表 30 わすQSCを示すものである。

【0150】ステップサイズS4おいて、ステップサイ ズコントローラ81は、ステップS1で求めた算出QS Cが、読み出された前画像QSCと同じであるか否かを 判定する。結果がYESのとき、処理は、ステップS5 に進み、ステップサイズコントローラ81は、ステップ S1で求めた算出QSCを変更してパリティ反転を行な う。例えば、ステップサイズのLSBを反転してもよい が、得られるパリティ反転QSCが0のとき、QSC は、1のQSCと逆のバリティを有する許容QSC値で 40 CとQTで表わされるステップサイズを用いて、現係数 ある2に設定される。QSCパリティ反転の他の方法は 上述の通りである。パリティ反転された算出QSCは、 現QSC、すなわち係数ブロックの量子化に用いられる ステップサイズを表わすQSCとして用いられる。次 に、処理は、ステップS6に進む。

【0151】ステップS4の結果がNOであり、ステッ ブS1で求めた算出QSCが前画像QSCと異なると き、ステップS1で求めた算出QSCは現QSCとして 用いられる。次に、ステップS6に進む。ステップS6 おいて、ステップサイズコントローラ81は、現QSC 50 ゼロDCT係数を含む。したがって、現画像がLピクチ

とQTを量子化器12に供給する。量子化器12は、ス テップサイズコントローラ81により供給された現QS CとQTで表わされるステップサイズを用いて、現係数 を量子化する。現係数ブロックの量子化後、量子化器 1 2は、得られた量子化係数ブロックが、量子化DCT係 数が全て0であるオールゼロ量子化係数ブロックである か否かを判定する。オールゼロ量子化係数ブロックのと き、量子化器12は、オールゼロフラグをセットする。 【0152】ステップS7おいて、ステップサイズコン トローラ81は、オールゼロフラグがセットされている か否かを判定する。ステップS7の結果がNOであり、 オールゼロフラグがさっとされていないとき、すなわち 現量子化係数ブロックの量子化DCT係数のうち少なく とも1つは0でないとき、処理は、ステップS8に進 む。ステップS8おいて、ステップサイズコントローラ 81は、ステップS6で量子化器12に供給された現Q SCをQSCメモリ83に記憶し、次のPピクチャを処 理するときの前画像QSCとして用いる。次に、処理 は、ステップS9に進み、終了する。

【0153】一方、ステップS7の結果がYESのと き、オールゼロフラグがセットされ、現量子化係数プロ ックがオールゼロ量子化係数プロックであることがわか る。現画像がPピクチャ(ステップS2の結果がYE S) なので、オールゼロ量子化係数ブロックは、現画像 ブロックと前画像ブロックに差異がないことを示す。そ して、処理は、ステップS9に進み、終了する。これに より、ステップS6で量子化器12に供給された現QS Cが、新たな現画像QSCとしてQSCメモリ83に記 憶されるのを禁止する。とうして、後係数ブロック、す なわち次のPピクチャにおいて現画像中の現画像ブロッ クの位置にある画像ブロックから得られるDCT係数の ブロックが、変更なしのQSCで表わされるステップザ イズで量子化される。

【0154】ステップS2の結果がNOであり、現画像 が「ピクチャあるいはBピクチャであるとき、処理は、 ステップS10に進む。ステップS10おいて、ステッ プサイズコントローラ81は、ステップS1で求めた算 出QSCを量子化器12に供給する。量子化器12は、 ステップサイズコントローラ81から出力された現QS ブロックを量子化する。次に、処理は、ステップS11 に進み、ステップサイズコントローラ81は、現画像が Iピクチャであるか否かを判定する。

【0155】ステップS11の結果がYESであり、現 画像がIピクチャのとき、処理は、ステップS12に進 み、ステップサイズコントローラ81は、ステップS1 0で量子化器12に供給された現QSCを、前画像QS CとしてQSCメモリ83に記憶する。現画像がIピク チャのとき、各係数ブロックは、少なくとも1つのノン

わち前に処理されたIピクチャあるいはPピクチャにお いて現画像中の現画像ブロックの位置にある画像ブロッ

クに対する、前画像QSCをステップサイズモディファ イア85に供給する。

58

【0160】ピクチャタイプコードが、現画像がIピク チャあるいはPビクチャであることを示すとき、ステッ プサイズモディファイア85は、ステップサイズ算出器 61で求めた算出QSCを変更せずに、現QSCとして 出力する。一方、ピクチャタイプコードが、現画像がP ピクチャであることを示すとき、ステップサイズモディ ファイア85は、ステップサイズ算出器61で求めた算

出QSCを変更し、現QSCを出力する。

【0161】ピクチャタイプコードが、現画像がPピク チャであることを示すとき、ステップサイズモディファ イア85は、QSCメモリ83から得られた前画像QS Cパリティと、ステップサイズ算出器61で求めた算出 QSCのパリティとを比較する。このとき、算出QSC のパリティが前画像QSCパリティと等しいとき、ステ ップサイズモディファイア85は、ステップサイズ算出 器61で求めた算出QSCのパリティを反転し、現QS Cを出力する。QSCのパリティを反転するために、ス テップサイズモディファイア85は、上述の表2に示す ように算出QSCのLSBを反転するようにしてもよ い。しかし、得られるパリティ反転QSCの値が0のと き、ステップサイズモディファイア85は、QSCの値 を2に設定してパリティを反転する。これにより、禁止 された0のQSC値を回避することができる。他のQS Cパリティ反転方法を、以下に説明する。

【0162】ステップサイズモディファイア85は、現 QSC及びQTを量子化器12に供給する。量子化器1 2は、ステップサイズモディファイア85からの現QS CとQTで表わされるステップサイズを用いて現係数ブ ロックを量子化する。この現係数ブロックの量子化後、 量子化器 1 2 は、得られた量子化係数ブロックが、量子 化係数ブロックの量子化DCT係数が全て0であるオー ルゼロ量子化係数ブロックであるか否かを判定する。オ ールゼロ量子化係数ブロックであるとき、量子化器12 はオールゼロフラグをセットする。

【0163】また、ステップサイズモディファイア85 は、現QSCをQSCメモリ83に供給する。QSCメ モリ83には、上述のように、アドレス発生器69から 現画像ブロックのアドレスに対応するメモリアドレスが 供給される。しかし、現QSCは、QSCメモリ83に 読出/書込信号発生器67からのライトイネーブルモー ドの読出/書込信号が供給されるときのみ、QSCメモ リ83においてアドレス発生器69からのメモリアドレ スにより示されるアドレスに書き込まれる。

【0164】読出/書込信号発生器67は、ピクチャタ イプコードとオールゼロフラグをモニタし、ライトイネ

ャのときは、現画像がPピクチャのときと異なり、QS Cを前画像QSCとしてQSCメモリ83に記憶する前 に、現量子化係数プロックがオールゼロ量子化係数プロ ックであるか否かを判定する必要が無い。Iピクチャか **ら得られる各係数ブロックの量子化に用いられるステッ** プサイズを表わすQSCは、前画像QSCとしてQSC メモリ83に記憶される。次に、処理は、ステップS9 に進み、終了する。

【0156】ステップS11の結果がNOであり、現画 像がBビクチャのとき、量子化後の処理は行なわず、処 10 理は、ステップS9に進み、終了する。つぎに、ステッ プサイズコントローラ81のハードウェア構成を、図9 を参照して説明する。図9に示すステップサイズコント ローラ81において、図3のステップサイズコントロー ラ51の構成要素に対応するものについては同一符号を 付し、説明は省略する。ステップサイズコントローラ8 1は、量子化器12に供給されるQSCを出力するステ ップサイズ算出器61及びステップサイズモディファイ ア85と、QSCメモリ83に対する前画像QSCパリ ティの読み出し/書き込みを制御する読出/書込信号発 20 生器67及びアドレス発生器69とを備えている。

【0157】DCT回路11が、現画像ブロック(Iピ クチャの場合)を、あるいは現画像ブロックから得られ る差分ブロック(Pピクチャ又はBピクチャの場合)を 直交変換し、得られるDCT係数ブロック(現係数ブロ ック)が量子化器12に供給されると、ステップサイズ 算出器61は、出力バッファ19からバッファ使用情報 が供給され、このバッファ使用情報に応じて、現係数ブ ロックの量子化のためのステップサイズを算出する。ス テップサイズ算出器61により得られた算出ステップサ イズは、MPEGで許容されるステップサイズ値に制限 されており、算出された量子化スケールコード(QS C) とq スケールタイプ (QT) で表わされる。ステッ プサイズ算出器61は、算出QSCとQTをステップサ イズモディファイア85に供給する。ステップサイズモ ディファイア85は、QTを変更せずに量子化器12に 供給する。

【0158】また、各画像の始めにおいて、ステップサ イズコントローラ81には、メモリコントローラ3から ピクチャタイプコードが供給される。このピクチャタイ プコードは、現画像がIピクチャ、Pピクチャ、Bピク チャのいずれであるかを示すものである。ピクチャタイ プコードは、読出/書込信号発生器67とステップサイ ズモディファイア85に供給される。

【0159】現画像がPピクチャであることを示すピク チャタイプコードに応じて、読出/書込信号発生記67 は、リードイネーブルモードの読出/書込信号をQSC メモリ83に供給する。上述のように、このリードイネ ープル信号とアドレス発生器69からのメモリアドレス に応じて、QSCメモリ83は、前画像ブロック、すな 50 ーブルモードの読出/書込信号をQSCメモリ83に供

給するか否かを判定する。現画像がBピクチャであると とを示すピクチャタイプコードにより、読出/書込信号 発生器67が、ライトイネーブル信号をQSCメモリ8 3に供給することが禁止される。したがって、Bピクチ ャに関するQSCパリティが、QSCメモリ83に記憶 されることはない。ピクチャタイプコードが、現画像が Iピクチャであることを示すとき、読出/書込信号発生 器67は、画像の各画像ブロックに対するライトイネー ブル信号をQSCメモリ83に供給する。ピクチャタイ プコードが、現画像がPピクチャであることを示すと き、読出/書込信号発生器67は、少なくとも1つのノ ンゼロ量子化DCT係数を含む量子化係数ブロックが得 られる画像の画像ブロックに対するライトイネーブル信 号を、QSCメモリ83に供給する。

【0165】ライトイネーブルモードの読出/書込信号 により、QSCメモリ83は、アドレス発生器69から のアドレスで示されるメモリアドレスに、ステップサイ ズモディファイア85からの現QSCを記憶する。QS Cメモリ83に記憶されたQSCは、次のPピクチャを 処理されるときの前画像QSCとして用いられる。

【0166】ピクチャタイプコードが、現画像がPピク チャであることを示すとき、読出/書込信号発生器67 は、オールゼロフラグの状態を判定する。オールゼロフ ラグがセットされてなく、現量子化係数ブロックが少な くとも1つのノンゼロ量子化DCT係数を含むとき、読 出/書込信号発生器67は、ライトイネーブルモードの 読出/書込信号をQSCメモリ83に供給する。

【0167】オールゼロフラグがセットされ、現量子化 係数ブロックがオールゼロ量子化係数ブロックであると き、読出/書込信号発生器67は、ライトイネーブルモ 30 ードの読出/書込信号をQSCメモリ83に供給すると とが禁止される。したがって、オールゼロフラグがセッ トされると、現係数ブロックを量子化するステップサイ ズを表わすQSCは、QSCメモリ83に既に記憶され ている前画像ブロックのQSCに上書きするようにし て、QSCメモリ83に書き込まれることはない。これ により、量子化器12に供給されたQSCが、前画像Q SCとしてQSCメモリ83に記憶されることが禁止さ れる。したがって、後画像ブロックから得られるDCT 係数ブロックは、変更なしのQSCのパリティで量子化 40

【0168】ステップサイズモディファイア85の具体 的な構成を、図10に示す。図10に示すステップサイ ズモディファイア85において、図4のステップサイズ モディファイア63の構成要素と同じものについては、 同一符号を付し、説明を省略する。ステップサイズモデ ィファイア85は、主として、パリティインバータ66 と、ゼロ防止回路80との2つの部分からなる。パリテ ィインバータ66は、インバータ71と、比較器87

60

レクタ62は、インバータ73と、ANDゲート75、 77と、ORゲート79とからなる。ステップサイズモ ディファイア85において、パリティインバータ66 は、QSCメモリ83から前画像QSCが供給され、比 較器87の一方の入力端に供給する。また、ステップサ イズモディファイア85は、ステップサイズ算出器61 で求められた算出QSCが供給され、比較器87の他方 の入力端に供給する。算出QSCのLSBは、セレクタ 62の入力端Bにも供給され、インバータ71を介し て、セレクタ62の入力端Aに供給される。さらに、ス テップサイズモディファイア85は、メモリコントロー ラ3(図7)からのピクチャタイプコードの要素とし て、コードエレメントPピクチャが供給され、ANDゲ ート89の一方の入力端に供給する。比較器87の出力 は、セレクタ62の制御入力端Cに供給される。比較器 87の出力は、ステップサイズ算出器61で求めた算出 QSCと前画像QSCが等しいときにのみ、1の状態と なり、それ以外のときは0状態となる。

【0169】パリティインバータ66の出力は、ゼロ防 止回路80に供給される。ゼロ防止回路80は、0のパ リティ反転QSCを2に設定し、ステップサイズモディ ファイア85が非許容QSC値を出力するのを防止す る。コードエレメントPピクチャが0の状態であり、現 画像がIピクチャあるいはBピクチャのとき、ANDゲ ート89は、セレクタ62の制御入力Cを0状態に保持 する。制御入力CがO状態のとき、算出QSCのLSB は変化せずにセレクタ62の出力端〇に供給される。算 出QSCのLSBは、ANDゲート77とORゲート7 9を介して出力端〇に供給される。

【0170】コードエレメントPピクチャが1の状態で あり、現画像がPピクチャのとき、ANDゲート89の 出力状態及びセレクタ62の制御入力Cの状態は、比較 器87の出力に応じて変化する。ステップサイズ算出器 61で求めた算出QSCが前画像QSCと異なるとき、 算出QSCのパリティを変更してはならず、比較器87 とANDゲート89の出力は0状態である。これによ り、セレクタ62は、算出QSCのLSBを、ステップ サイズのLSBとして変更せずに出力端〇に接続する。 算出QSCのLSBは、ANDゲート77とORゲート 79を介して出力端〇に供給される。一方、ステップサ イズ算出器61で求めた算出QSCが前画像QSCと等 しく、算出QSCのパリティを反転する必要があると き、比較器87とANDゲート89の出力は1の状態に ある。これにより、セレクタ62は、インバータ71に より反転された算出QSCのLSBを、出力端〇に接続 し、QSCLSBを出力する。算出QSCのLSBは、 ANDゲート75とORゲート79を介して出力端Oに 接続される。セレクタ62の出力であるQSCのLSB は、算出QSCの残りのビットと再結合されて、QSC と、ANDゲート89と、セレクタ62とからなる。セ 50 を出力する。ここで、ステップサイズモディファイア8

5の論理演算を表4に示す。

*【表4】

[0171]

	衣 4		
前画像の QSC	算出QSC	Pt" クチャ	算出QSCの LSBへの処理
х	×	1	反転
×	not x	1	変更なし
×	×	0	変更なし
×	not x	С	変更なし

【0172】上述のパリティインバータ66は、許容Q SC値ではない0のQSC値を出力する可能性がある。 したがって、パリティインバータ66からのQSC値 は、ゼロ防止回路80で更に処理される。このゼロ防止 回路80は、0のQSC値が出力されたとき、QSC値 を2に設定する。ゼロ防止回路80での処理は、図4で 説明したのと同様であるので、ことでは説明を省略す る。

【0173】また、算出QSCのパリティは、上述の図 5で説明したように、ルックアップテーブルを用いて反 20 転してもよく、図5、6で説明したように、算出QSC に1を加算(32のときは特殊処理)するか、あるいは 算出QSCから1を引算(0のときは特殊処理)すると とにより反転してもよい。また、図5、6に示すステッ プサイズモディファイア85において、制御回路109 を、比較器87と、ANDゲート89とからなる選択制 御回路で置き換えてもよい。

【0174】ことで、図1に示す動画像信号圧縮装置の 他の実施例を図11に示す。図11に示す動画像信号圧 縮装置において、図1の動画像信号圧縮装置の構成要素 30 に対応するものについては、同一符号を付し、説明は割 愛する。この図11に示す動画像信号圧縮装置は、ステ ップサイズコントローラ91と、量子化係数ブロックメ モリ93とを備えている。ANDゲート95は、量子化 器12と可変長符号化器17の間に設けられている。A NDゲート95は、ステップサイズコントローラ91に 制御され、量子化が終了すると、量子化器12からの量 子化DCT係数の各ブロックを、可変長符号化器17と 局部復号化器10に出力する。また、ANDゲート95 を設けず、ステップサイズコントローラ91からのリリ ース信号により、量子化器12が量子化終了まで量子化 係数ブロックを可変長符号化器17と局部復号化器10 に供給しないように、直接、量子化器 12を制御しても よい。

【0175】ステップサイズコントローラ91は、例え ば図12に示すフローチャートに従って動作するディジ タルシグナルプロセッサあるいはコンピュータからな る。図12に示すフローチャートのステップS1おい て、ステップサイズコントローラ91は、上述のよう に、例えば出力バッファ19の使用状況を示すデータに 50 メモリ93から読み出された前画像量子化係数ブロック

応じて、現係数ブロック、すなわち現画像の現画像ブロ ックから得られるDCT係数ブロックを量子化するため のステップサイズを算出する。算出されたステップサイ ズは、MPEGで許容されるステップサイズ値に制限さ れ、算出量子化スケールコード (算出QSC) と q スケ ールタイプ(QT)で表わされる。

【0176】ステップS2おいて、ステップサイズコン トローラ91は、ステップS1で求めた算出QSCとQ Tを量子化器12に供給する。量子化器12は、算出Q SCとQTで表わされるステップサイズを用いて、現係 数ブロックを量子化する。量子化器12は、得られた量 子化係数ブロックをステップサイズコントローラ91に 供給する。現係数ブロックの量子化後、量子化器12 は、得られた量子化係数ブロックが、量子化DCT係数 が全て0であるオールゼロ量子化係数ブロックであるか 否かを判定する。オールゼロ量子化係数ブロックのと き、量子化器12は、オールゼロフラグをセットする。 【0177】ステップS3おいて、ステップサイズコン トローラ91は、現画像がPピクチャであるか否かを判 定する。ステップS3の結果がYESであり、現画像が Pピクチャのとき、処理は、ステップS4に進み、ステ ップS1で求めた算出QSC及びステップサイズを必要 に応じて変更する処理を開始する。ステップS3の結果 がNOであり、現画像がIピクチャあるいはBピクチャ のとき、処理は、ステップS12に進み、ステップS1 で求めた算出QSCを変更する処理は省略する。

【0178】ステップS4おいて、ステップサイズコン トローラ91は、記憶されている前画像量子化係数プロ ックを量子化係数ブロックメモリ93から読み出す。と の記憶されている前画像量子化係数ブロックは、前係数 ブロック、すなわち前に処理されたPピクチャあるいは Iピクチャにおいて現画像中の現画像ブロックの位置に ある画像ブロックから得られる量子化DCT係数のブロ ックである。

【0179】ステップサイズS5おいて、ステップサイ ズコントローラ91は、現量子化係数ブロックと前画像 量子化係数ブロックのそれぞれの6×64個のDCT係 数に対して、係数毎の比較を行ない、量子化器12から 得られた現量子化係数プロックが、量子化係数ブロック

30

54

と同一であるか否かを判定する。この結果がNOのとき、算出QSCで表わされるステップサイズは現係数プロックの量子化に適している。そして、処理は、ステップS8に進む。結果がYESのとき、処理は、ステップS6に進み、ステップサイズコントローラ91は、パリティ反転を行なうことにより、ステップS1で求めたステップサイズを出力する。例えば、ステップS1で求めたステップサイズのLSBを反転して、パリティ反転を行なってもよい。得られるQSCが0のとき、QSCは、1のQSCと逆のパリティを有する許容QSC値である2に設明する。パリティ反転された算出QSCは、QSCとして用いられる。次に、処理は、ステップS7に進む。

【0180】ステップS7おいて、ステップサイズコントローラ91は、ステップS6で求めたQSCとQTを量子化器12に供給する。量子化器12は、ステップサイズコントローラ91により供給されたQSCとQTとを用いて、現係数ブロックを再量子化する。現係数ブロックの再量子化後、量子化器12は、得られた量子化係数ブロックがオールゼロ量子化係数ブロックであるか否かを判定する。オールゼロ量子化係数ブロックのとき、量子化器12は、オールゼロフラグをセットする。

【0181】ステップS8おいて、ステップサイズコン トローラ91は、オールゼロフラグがセットされている か否かを判定する。ステップS8の結果がNOであり、 オールゼロフラグがセットされていないとき、すなわち 現量子化係数ブロックの量子化DCT係数のうち少なく とも1つは0でないとき、処理は、ステップS9に進 む。ステップS9おいて、ステップサイズコントローラ 91は、ステップS2、あるいは量子化器12がステッ プS7で現係数ブロックを再量子化したときはステップ S7で量子化器12より出力された量子化係数ブロック を記憶する。この量子化係数ブロックは、量子化係数ブ ロックメモリ93に記憶され、次のPピクチャを処理す るときの前画像量子化係数ブロックとして用いられる。 次に、処理は、ステップS10に進み、ステップS2あ るいはステップS7で量子化器12により出力された現 量子化係数ブロックは、可変長符号化器17と局部復号 化器10に供給される。ここで、処理は、ステップS1 1に進み、終了する。

【0182】一方、ステップS8の結果がYESのとき、オールゼロフラグがセットされ、現量子化係数プロックがオールゼロ量子化係数プロックであることがわかる。現画像がPビクチャ(ステップS3の結果がYES)なので、オールゼロ量子化係数プロックは、現画像プロックと前画像ブロック、すなわち前に処理されたIピクチャあるいはPピクチャにおいて現画像中の現画像プロックの位置にある画像ブロックとの間に差異がない50

ことを示す。このとき、処理は、上述のようにステップ S10に進む。ここでは、ステップS2あるいはステップS7で量子化器12により出力された現量子化係数ブロックを、新たな前画像量子化係数ブロックとして量子化係数ブロックメモリ93に記憶する工程が省略される。これにより、現量子化係数ブロックが、量子化係数ブロックメモリ93内に既に記憶されている前量子化係数ブロックに上書きするのを防止する。その結果、後係数ブロック、すなわち次のPピクチャにおいて現画像中の現画像ブロックの位置にある画像ブロックである後画像ブロックから得られるDCT係数ブロックが、変更なしのステップサイズで量子化される。

【0183】ステップS3の結果がNOであり、現画像 が「ピクチャあるいはBピクチャであるとき、処理は、 ステップS12に進む。ステップS12おいて、ステッ プサイズコントローラ91は、現画像がIピクチャであ るか否かを判定する。ステップS12の結果がYESで あり、現画像がIピクチャのとき、処理は、ステップS 9に進み、ステップサイズコントローラ91は、ステッ プS2、あるいは量子化器12がステップS7で現係数 ブロックを再量子化したときはステップS7で量子化器 12により出力された現量子化係数ブロックを記憶す る。この現量子化係数プロックは、前画像量子化係数ブ ロックとして、量子化係数ブロックメモリ93に記憶さ れる。現画像がIピクチャのとき、各量子化係数プロッ クは、少なくとも1つのノンゼロDCT係数を含む。し たがって、現画像がIピクチャのときは、現画像がPピ クチャのときと異なり、現量子化係数ブロックを前画像 量子化係数ブロックとして量子化係数ブロックメモリ9 3に記憶する前に、現量子化係数プロックがオールゼロ 量子化係数ブロックであるか否かを判定する必要がな い。「ビクチャから得られる各量子化係数ブロックは、 前画像量子化係数ブロックとして量子化係数ブロックメ モリ93に記憶される。次に、処理は、上述のようにス テップS10、S11に進み、終了する。

【0184】ステップS12の結果がNOであり、現画像がBビクチャのとき、量子化後の処理は行なわず、処理は、上述のようにステップS10、S11に進み、終了する。つぎに、ステップサイズコントローラ91のハードウェア構成を、図13を参照して説明する。図13に示すステップサイズコントローラ91において、図3のステップサイズコントローラ51の構成要素に対応するものについては同一符号を付し、説明は省略する。ステップサイズコントローラ91は、量子化器12に供給されるステップサイズを出力するステップサイズに供給されるステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力するステップサイズを出力する表別であるに対する読み出し/書き込みを制御する読出/書込信号発生器67及びアドレス発生器69とを備えている。

【0185】DCT回路11が、現画像ブロック(Iピ

ままである。

ることができる。また、ピクチャタイプコードが、現画 像がPビクチャであることを示すとき、ステップサイズ モディファイア97は、始めはリリース制御信号を発生 させない。ステップサイズモディファイア97が、量子 化器12により出力された量子化係数ブロックが量子化 係数ブロックメモリ93からの量子化係数ブロックと同

一でないと判定するまでは、ANDゲート95は閉じた

66

クチャの場合) を、あるいは現画像ブロックから得られ る差分ブロック(Pピクチャ又はBピクチャの場合)を 直交変換し、得られるDCT係数プロックが現係数プロ ックとして量子化器12に供給されると、ステップサイ ズ算出器61は、出力バッファ19からバッファ使用情 報が供給され、とのバッファ使用情報に応じて、現係数 ブロックの量子化のためのステップサイズを算出する。 ステップサイズ算出器61 により得られた算出ステップ サイズは、MPEG規格で許容されるステップサイズ値 に制限されており、算出された量子化スケールコード (QSC) とqスケールタイプ(QT)で表わされる。 ステップサイズ算出器61は、算出QSCとQTをステ ップサイズモディファイア97に供給する。ステップサ イズモディファイア97は、QTを変更せずに量子化器 12に供給する。

【0190】ステップサイズモディファイア97は、ス テップサイズ算出器 6 1 で求めた算出QSCを量子化器 12に供給する。量子化器12は、ステップサイズモデ ィファイア97からの算出QSCとQTで表わされるス テップサイズを用いて、現係数ブロックを量子化する。 量子化器 1 2 から得られる量子化係数ブロックは、ステ ップサイズモディファイア97に供給され、始めは閉じ ていたANDゲート95にも供給される。現係数ブロッ クの量子化後、量子化器12は、得られる量子化係数ブ ロックが量子化DCT係数が全てOであるオールゼロ量 子化係数ブロックであるか否かを判定する。オールゼロ 量子化係数プロックであるとき、量子化器 1 2 はオール ゼロフラグをセットする。

【0186】また、各画像の始めにおいて、ステップサ イズコントローラ91には、メモリコントローラ3から ピクチャタイプコードが供給される。このピクチャタイ プコードは、現画像がIピクチャ、Pピクチャ、Bピク チャのいずれであるかを示すものである。ピクチャタイ 20 プコードは、読出/書込信号発生器67とステップサイ ズモディファイア97に供給される。

【0191】ピクチャタイプコードが、現画像がPピク チャであることを示すとき、ステップサイズモディファ イア97は、量子化係数ブロックメモリ93からの前画 像量子化係数ブロックと、量子化器12からの現量子化 係数ブロックとを比較する。ステップサイズモディファ イア97が、量子化器12からの現量子化係数ブロック が量子化係数ブロックメモリ93からの前画像量子化係 数ブロックと異なると判定したとき、リリース制御信号 をANDゲート95に供給する。これによりANDゲー ト95が開き、量子化器12は、量子化係数ブロックを 可変長符号化器17と局部復号化器10に供給すること ができる。

【0187】現画像がPピクチャであることを示すピク チャタイプコードに応じて、読出/書込信号発生記67 は、リードイネーブルモードの読出/書込信号を量子係 数ブロックメモリ93に供給する。上述のように、この リードイネーブル信号とアドレス発生器69からのメモ リアドレスに応じて、量子化係数ブロックメモリ93 は、前画像量子化係数ブロック、すなわち前に処理され た I ピクチャあるいは P ピクチャにおいて現画像中の現 30 画像ブロックの位置にある画像ブロックである前画像ブ ロックから得られる量子化DCT係数ブロックを、ステ ップサイズモディファイア97に供給する。

> 【0192】一方、ステップサイズモディファイア97 が、量子化器12からの量子化係数プロックを量子化係 数ブロックメモリ93からの前画像量子化係数ブロック と同一であると判定したとき、ステップサイズモディフ ァイア97は、ステップサイズ算出器61で求めた算出 QSCのパリティを反転して、変更ステップサイズを出 力する。これは、後述の表5に示すように、ステップサ イズモディファイア97が、算出QSCのLSBを反転 することにより行なわれる。しかし、得られるパリティ 反転QSCの値が0のとき、ステップサイズモディファ イア97は、QSC値を2に設定してパリティ反転を行 なう。これにより、禁止QSC値の0を回避することが できる。他のQSCパリティ反転方法は、上述の通りで ある。

【0188】また、ステップサイズモディファイア97 は、ピクチャタイプコードに応じて動作する。ピクチャ タイプコードが、現画像がIピクチャあるいはPピクチ ャであることを示すとき、ステップサイズモディファイ ア97は、ステップサイズ算出器61で求めた算出QS Cを変更せずに、その算出QSCをステップサイズとし て出力する。また、ピクチャタイプコードが、現画像が 40 I ピクチャあるいはBピクチャであることを示すとき、 ステップサイズモディファイア97は、リリース制御信 号を発生させる。このリリース制御信号により、AND ゲート95が開き、量子化器12により出力された量子 化係数ブロックを、可変長符号化器17と局部復号化器 10に供給する。

> 【0193】算出QSCのパリティを変化させなければ ならないとき、ステップサイズモディファイア97は、

【0189】一方、ピクチャタイプコードが、現画像が Pピクチャであることを示すとき、ステップサイズモデ ィファイア97はイネーブル状態となり、ステップサイ ズ算出器61で求めた算出QSCを必要に応じて変更す 50 リリース制御信号の発生を遅延させる。これにより、A

数を含む量子化係数ブロックが得られる画像の画像ブロ ックに対するライトイネーブル信号を、量子化係数プロ ックメモリ93に供給する。

68

NDゲート95は閉じたままになり、量子化器12から 始めに得られた不正確量子化係数ブロックが、可変長符 号化器17や局部復号化器10に供給されるのを防止す ることができる。

【0198】ライトイネーブルモードの読出/書込信号 により、量子化係数ブロックメモリ93は、アドレス発 生器69からのアドレスで示されるメモリアドレスに、 量子化器 1 2 からの量子化係数ブロックを記憶する。量 子化係数ブロックメモリ93に記憶された量子化係数ブ ロックは、次のPピクチャを処理するときの前画像量子 化係数ブロックとして用いられる。

【0194】その後、ステップサイズモディファイア9 7は、QSCとQTを量子化器12に供給し、量子化器 12は、ステップサイズモディファイア97からのQS CとQTで表わされるステップサイズを用いて、現係数 ブロックのDCT係数を再量子化する。量子化器12か らの量子化係数ブロックは、ステップサイズモディファ イア97に供給され、閉じたままのANDゲート95に も供給される。現係数ブロックの再量子化後、量子化器 12は、現量子化係数ブロックがオールゼロ量子化係数 ブロックであるか否かを判定する。オールゼロ量子化係 数ブロックのとき、量子化器12はオールゼロフラグを セットする。

【0199】ピクチャタイプコードが、現画像がPピク チャであることを示すとき、読出/書込信号発生器67 は、オールゼロフラグの状態を判定する。オールゼロフ ラグがセットされてなく、現量子化係数ブロックが少な くとも1つのノンゼロ量子化DCT係数を含むとき、読 出/書込信号発生器67は、ライトイネーブルモードの 読出/書込信号を量子化係数プロックメモリ93に供給

【0195】量子化器12からステップサイズモディフ ァイア97に供給された量子化係数ブロックは、量子化 係数ブロックメモリ93からの前画像量子化係数ブロッ クとは異なる。したがって、ステップサイズモディファ 20 イア97は、リリース制御信号を発生し、これにより、 ANDゲート95が開き、量子化器12は、量子化係数 ブロックを可変長符号化器17と局部復号化器10に供 給することができる。

【0200】オールゼロフラグがセットされ、現量子化 係数ブロックがオールゼロ量子化係数ブロックであると き、読出/書込信号発生器67は、ライトイネーブルモ ードの読出/書込信号を量子化係数プロックメモリ93 に供給することが禁止される。したがって、オールゼロ フラグがセットされると、量子化係数ブロックは、量子 化係数ブロックメモリ93に既に記憶されている前画像 量子化係数ブロックに上書きするようにして、量子化係 数ブロックメモリ93に書き込まれることはない。これ により、量子化器12からの量子化係数ブロックが、前 画像量子化係数ブロックとして量子化係数ブロックメモ リ93に記憶されることが禁止される。したがって、後 画像ブロックから得られる係数ブロック、すなわち次の Pピクチャにおいて現画像中の現画像ブロックの位置に ある画像ブロックが、変更のないステップサイズで量子

【0196】量子化器12からの量子化係数プロック は、量子化係数ブロックメモリ93にも供給される。ま た、量子化係数ブロックメモリ93には、上述のよう に、アドレス発生器69から現画像ブロックのアドレス に対応するメモリアドレスが供給される。しかし、量子 化係数ブロックメモリ93に読出/書込信号発生器67 からのライトイネーブルモードの読出/書込信号が供給 されるときのみ、量子化係数ブロックは、量子化係数ブ ロックメモリ93においてアドレス発生器69からのメ 【0197】読出/書込信号発生器67は、ピクチャタ イプコードとオールゼロフラグをモニタし、ライトイネ

【0201】ステップサイズモディファイア97の具体 例を、図14のブロックに示す。図14に示すステップ サイズモディファイア97において、図10のステップ サイズモディファイア85の構成要素と同じものについ ては、同一符号を付し、説明を省略する。ステップサイ ズモディファイア97は、主として、パリティインバー タ64と、ゼロ防止回路80との2つの部分からなる。 パリティインバータ64は、インバータ71と、プロッ ク比較器99と、ANDゲート89と、セレクタ62と からなる。セレクタ62は、インバータ71と、AND ゲート75、77と、ORゲート79とからなる。

モリアドレスにより示されるアドレスに書き込まれる。 ーブルモードの読出/書込信号を量子化係数ブロックメ モリ93に供給するか否かを判定する。現画像がBピク チャであることを示すピクチャタイプコードにより、読 出/書込信号発生器67が、ライトイネーブル信号を量 40 子化係数ブロックメモリ93に供給することが禁止され る。したがって、Bピクチャから得られる量子化DCT 係数のブロックが、量子化係数ブロックメモリ93に記 憶されることはない。ピクチャタイプコードが、現画像 が I ピクチャであることを示すとき、読出/書込信号発 生器67は、画像の各画像ブロックに対するライトイネ ーブルモードの読出/書込信号を量子化係数ブロックメ モリ93に供給する。ピクチャタイプコードが、現画像 がPピクチャであることを示すとき、読出/書込信号発 生器67は、少なくとも1つのノンゼロ量子化DCT係 50 リティインバータ64は、量子化器12から現量子化係

【0202】ステップサイズモディファイア97におい て、パリティインバータ64は、量子化係数プロックメ モリ93から前画像量子化係数ブロックが供給され、ブ ロック比較器99の一方の入力端に供給する。また、バ

数ブロックが供給され、ブロック比較器99の他方の入 力端に供給する。算出QSCのLSBは、セレクタ62 の入力端Bにも供給され、インバータ71を介して、セ レクタ62の入力端Aにも供給される。さらに、パリテ ィインバータ64は、メモリコントローラ3(図11) からのピクチャタイプコードの要素として、コードエレ メントPピクチャ1が供給され、ANDゲート89の一 方の入力端に供給する。ブロック比較器99の出力は、 ANDゲート89の他方の入力端に供給される。セレク タ62の出力端Oは、QSCのLSBを出力する。AN 10 Dゲート89の出力は、セレクタ62の制御入力端に供 給され、インバータ73を介して、リリース制御信号と してANDゲート95(図11)に供給される。

【0203】ブロック比較器99は、量子化器12から の量子化係数ブロックと、量子化係数ブロックメモリ9 3からの前画像量子化係数ブロックとの係数毎の比較を 行なう。量子化係数ブロックの量子化DCT係数が前画 像量子化係数ブロックの各量子化DCT係数と同一であ るときのみ、ブロック比較器99の出力は1の状態にあ る。それ以外のとき、0状態にある。

【0204】コードエレメントPピクチャが0の状態で あり、現画像がIピクチャあるいはBピクチャのとき、 ANDゲート89は、セレクタ62の制御入力Cを0状 態に保持する。制御入力CがO状態のとき、算出QSC のLSBは変化せずに、ANDゲート77とORゲート 79を介して、セレクタ62の出力端Oに供給され、Q SCのLSBを出力する。インバータ73により反転さ れたANDゲート89の出力は、リリース制御信号をA NDゲート95に供給し、これによりANDゲート95 が開いたままの状態になる。こうして、量子化器12か 30 らの量子化係数ブロックを、可変長符号化器17と局部 復号化器10に供給することが可能になる。

【0205】コードエレメントPピクチャが1の状態で*

70

*あり、現画像がPピクチャのとき、ANDゲート89の 出力状態及びセレクタ62の制御入力Cとリリース制御 信号の状態は、ブロック比較器99の出力に応じて変化 する。量子化器 1 2 からの量子化係数ブロックが量子化 係数ブロックメモリ93からの前画像量子化係数ブロッ クと異なるとき、算出QSCのパリティを変更してはな らず、ブロック比較器99の出力は0状態である。した がって、ANDゲート89の出力は0状態となり、イン バータ73の出力は1状態となる。これにより、セレク タ62は、算出QSCのLSBを変更せずに、ANDゲ ート77とORゲート79を介して出力端Oに接続す る。出力端口は、QSCのLSBを出力する。インバー タ73の出力は、1状態のリリース制御信号を出力し、 これによりANDゲート95が開く。

【0206】一方、量子化器12からの量子化係数プロ ックが量子化係数ブロックメモリ93からの前画像量子 化係数ブロック、算出QSCのパリティを反転する必要 がある。ブロック比較器99の出力は1状態であり、A NDゲート89の出力を1状態に設定し、インバータ7 20 3の出力を0に設定する。これにより、セレクタ62 は、インバータ71により反転された算出QSCのLS Bを、ANDゲート75とORゲート79を介して出力 端〇に接続する。セレクタ62の出力からの算出QSC の反転されたLSBは、算出QSCの残りのビットと再 結合される。インバータ73の出力端は、0状態のリリ ース制御信号を出力する。これにより、ANDゲート9 5は、現係数ブロックはステップサイズで再量子化され るまで、閉じた状態となり、得られる量子化係数ブロッ クは、前画像量子化係数ブロックとは異なるものとな る。ことで、ステップサイズモディファイア97の1よ り大きい算出QSCに対する論理演算を表5に示す。 [0207]

【表5】

量子化係数 ブロック	前画像量子化 係数プロック	Pt° クチャ	算出QSCの LSBへの処理
F0.0-F7.7	同	1	反転
F0.0-F7.7	異	1	変更なし
F0.0-F7.7	同	0	変更なし
F0.0-F7.7	異	0	変更なし

【0208】上述のパリティインバータ64は、非許容 QSC値である0のQSC値を出力する可能性がある。 したがって、パリティインバータ64からのQSC値 は、ゼロ防止回路80で更に処理され、このゼロ防止回 路80は、パリティインバータ64が0のQSC値を出 力したとき、QSC値を2に設定する。ゼロ防止回路8

こでは説明を省略する。

【0209】また、算出QSCのパリティは、上述の図 5で説明したように、ルックアップテーブルを用いて反 転してもよく、図5、6で説明したように、算出QSC に1を加算(32のときは特殊処理)するか、あるいは 算出QSCから1を引算(0のときは特殊処理)すると 0での処理は、図4で説明したのと同様であるので、と 50 とにより反転してもよい。また、図5、6に示すステッ

プサイズモディファイア85において、制御回路109 を、ブロック比較器99と、ANDゲート89とからな る選択制御回路で置き換えてもよい。

【0210】上述の動画像信号圧縮装置において、ステ ップサイズは、MPEG規格により規定された量子化ス ケールコード(QSC)とqスケールタイプ(QT)で 表わされる。図15に、MPEG圧縮器と同様の構造を 有する動画像信号圧縮装置を示す。この動画像信号圧縮 装置では、ステップサイズコントローラがステップサイ ズを量子化器に供給するが、このステップサイズは、M 10 PEG規格に準拠した許容値に限定されない。図15に 示す動画像信号圧縮装置において、連続した係数ブロッ ク、すなわち連続処理されるPピクチャあるいはIピク チャの後のPピクチャにおけて同じ位置の画像信号から 得られる係数ブロックを、異なるステップサイズを用い て量子化することにより、反復性が有るタイプ1の誤差 を防止することができる。ステップサイズの変化は、ス テップサイズパリティを変更することにより最大限に行 なわれる。量子化されたときにオールゼロ量子化係数を 生じる係数ブロックの後の係数ブロックを量子化するの 20 に用いられるステップサイズは、変更されない。

【0211】図15の動画像信号圧縮装置において、図 1の動画像信号圧縮装置の構成要素に対応するものにつ いては、同一符号を付し、説明は割愛する。図1の動画 像信号圧縮装置の構成要素と同様のものについては、同 一符号にAを付加したものを付し、説明は割愛する。と の図15に示す動画像信号圧縮装置は、ステップサイズ コントローラ51Aと、ステップサイズパリティメモリ 53Aと、量子化器12Aとを備えている。

【0212】ステップサイズコントローラ51Aは、例 30 えば図16に示すフローチャートに従って動作するディ ジタルシグナルプロセッサあるいはコンピュータからな る。図16に示すフローチャートは、図2のフローチャ ートと同様である。違いを以下に説明する。

【0213】ステップS1おいて、ステップサイズコン トローラ51Aは、現画像の現画像ブロックから得られ るDCT係数ブロックの量子化のためのステップサイズ を算出する。このステップサイズは、量子化スケールコ ードとqスケールタイプで表わされるのではない。

【0214】ステップS3おいて、ステップサイズコン 40 トローラ51Aは、前画像ブロック、すなわち前に処理 されたPピクチャあるいはIピクチャにおいて、現画像 中の現画像ブロックの位置にある画像ブロックを量子化 するのに用いられるステップサイズのバリティを示す前 画像パリティを、ステップサイズパリティメモリ53A

【0215】ステップS4おいて、ステップサイズコン トローラ51Aは、ステップS1で求めた算出ステップ サイズのパリティが。との前画像パリティと等しいか否 かを判定する。結果がYESのとき、処理は、ステップ 50 ズを用いて現係数ブロックを量子化する。

72

S5に進み、ステップサイズコントローラ51Aは、ス テップS1で求めた算出ステップサイズを変更して、パ リティ反転を行なう。例えば、表6に示す条件に従っ て、ステップサイズのLSBを反転してもよい。しか し、ステップサイズのLSBを反転することにより0の ステップサイズが生じたとき、ステップサイズを1のス テップサイズの逆パリティを有する2に設定する。LS B反転された算出ステップサイズは、ステップサイズと して用いられ、処理は、ステップS6に進む。

[0216]

【表6】

表 6

前画像の パリティ	算出ステップサイス゚ のLSB (算出ステップサイス゚>1)	ステップ サイス のLSB	
0	0	1	
0	1	i	
1	0	0	
1	1	0	

【0217】なお、ステップS4は省略してもよく、ス テップS5おいて、前画像パリティを反転し、ステップ サイズS1で求めた算出ステップサイズのLSBの代わ りに用いてもよい。LSBを反転前画像パリティで置換 した算出ステップサイズは、ステップサイズとして用い られる。次に、処理は、ステップS6に進む。

【0218】ステップS4の結果がNOであり、ステッ プS 1で求めたステップサイズのパリティが前画像パリ ティと異なるとき、処理は、ステップS6に進み、ステ ップS1で求めた算出ステップサイズがステップサイズ として用いられる。ステップS6おいて、ステップサイ ズコントローラ51Aは、ステップサイズを量子化器1 2Aに供給する。量子化器12Aは、ステップサイズコ ントローラ51Aにより出力されたステップサイズを用 いて、現係数ブロックを量子化し、得られる量子化係数 ブロックがオールゼロ量子化係数ブロックであるか否か を判定する。オールゼロ量子化係数ブロックのとき、量 子化器12Aは、オールゼロフラグをセットする。

【0219】ステップS8おいて、ステップサイズコン トローラ51Aは、ステップS6で量子化器12Aに供 給されたステップサイズのパリティを算出し、結果をス テップサイズパリティメモリ53Aに記憶し、次のPビ クチャの処理で前画像パリティとして用いる。

【0220】ステップS10おいて、ステップサイズコ ントローラ51Aは、ステップS1で求めたステップサ イズを量子化器12Aに供給する。量子化器12Aは、 ステップサイズコントローラ5 1 Aからのステップサイ

20

73

【0221】ステップ12おいて、ステップサイズコントローラ51Aは、ステップS10で量子化器12Aに供給されたステップサイズのパリティを算出し、得られるステップサイズパリティを前画像パリティとしてステップサイズパリティメモリ53Aに記憶される。

【0222】つぎに、ステップサイズコントローラ51 Aのハードウェア構成を、図17を参照して説明する。 ステップサイズコントローラ51Aは、量子化器12A に供給されるステップサイズを出力するステップサイズ 算出器61A及びステップサイズモディファイア63A と、現係数ブロックの量子化に用いられるステップサイ ズのパリティを算出するパリティ算出器65Aと、前画 像パリティのステップサイズパリティメモリ53Aに対 する読み出し/書き込みを制御する読出/書込信号発生 器67及びアドレス発生器69とを備えている。

【0223】図17に示すステップサイズコントローラ51Aにおいて、図3のステップサイズコントローラ51の構成要素に対応するものについては、同一符号を付し、説明は省略する。また、図3のステップサイズコントローラ51の構成要素と同様のものについては、同一符号にAを付加したものを付して示す。図3のステップサイズコントローラ51との違いのみを以下に説明する

【0224】ステップサイズ算出器61Aは、出力バッファ19からのバッファ使用情報に応じて、現係数プロックの量子化に用いられるステップサイズを算出する。ステップサイズ算出器61Aは、算出ステップサイズをステップサイズモディファイア63Aに供給する。

【0225】ピクチャタイプコードが、現画像がPピクチャであることを示すとき、ステップサイズパリティメモリ53Aは、前画像プロック、すなわち前に処理された『ピクチャあるいはPピクチャにおいて現画像中の現画像プロックの位置にある画像プロックに対する前画像パリティを、ステップサイズモディファイア63Aに供給する。

【0226】ビクチャタイプコードが、現画像がPビクチャであることを示すとき、ステップサイズモディファイア63Aは、ステップサイズ第出器61Aで求めた算出QSCを変更し、ステップサイズを出力することができる。例えば、ステップサイズを出力することができる。例えば、ステップサイズでパリティを算出ステップサイズのパリティが前画像パリティと等しいとき、ステップサイズモディファイア63Aは、算出ステップサイズのパリティを反転してステップサイズを出力してもよい。これは、上述の表6

74

に示すように、ステップサイズモディファイア63Aが、算出ステップサイズのLSBを反転することにより行なわれる。しかし、算出ステップサイズのLSBを反転することにより、0のステップサイズが生じたとき、ステップサイズは2に設定され、0のステップサイズが回避される。

【0227】なお、ステップサイズモディファイア63 Aは、ステップサイズバリティメモリ53Aからの前画像パリティを反転してもよい。また、ピクチャタイプコードが、現画像がPピクチャであることを示すとき、ステップサイズモディファイア63Aは、ステップサイズの上SBを、反転前画像パリティ情報で置き換えてステップサイズと出力する。ステップサイズのLSBを、反転前画像パリティ情報で置き換えることにより、ステップサイズのパリティは、常に前係数ブロックの量子化に用いられるステップサイズのパリティを反転したものとなる。

ステップサイズを量子化器12Aに供給し、量子化器12Aは、ステップサイズモディファイア63Aからのステップサイズを用いて現係数プロックを量子化する。また、ステップサイズをディファイア63Aは、ステップサイズを可変長符号化器17に供給して、圧縮動画像信号に含まれるようにする。次に、ステップサイズをパリティ算出器65Aに供給し、とのパリティ算出器65Aは量子化器12Aに供給されるステップサイズのパリティを算出して、得られたステップサイズパリティをステップサイズパリティメモリ53Aに供給する。ステップサイズパリティメモリ53Aは、図3のQSCメモリ53と同様の処理を行なうので、説明は省略する。

【0228】ステップサイズモディファイア63Aは、

【0229】ステップサイズモディファイア63Aを、図18のブロック図に示す。図18に示すステップサイズモディファイア63Aは、図4のステップサイズモディファイア63の構成や処理と同じであるので、ここでは説明を省略する。また、ステップサイズパリティ63Aを、図5、6に示すステップサイズモディファイア63と同様のものを用いて、変更することもできる。

3 【0230】ととで、図18のステップサイズモディファイア63Aにおける、1より大きい算出ステップサイズに対する論理演算を表7に示す。

[0231]

【表7】

車フ

<u> </u>	32.1				
前画像の パリティ	算出ステップサイズ のLSB	Pt° 95+	ステップ サイズ のLSB		
0	0	1	1		
0	1	1	1		
1	0	1	0		
1	1	1	0		
0	0	0	0		
0	ī	0	1		
1	. 0	0	0		
. 1	. 1	0	1		

【0232】ととで、図7に示す動画像信号圧縮装置の MPEG規格に準拠しない実施例を図19に示す。図1 9に示す動画像信号圧縮装置において、図7の動画像信 号圧縮装置の構成要素に対応するものについては、同一 符号を付し、説明は割愛する。図7の動画像信号圧縮装 置の構成要素と同様のものについては、同一符号にAを 付加したものを付して表わす。この図19に示す動画像 信号圧縮装置は、ステップサイズコントローラ81A と、ステップサイズメモリ83Aとを備えている。

【0233】ステップサイズコントローラ81Aは、例 えば図20に示すフローチャートに従って動作するディ ジタルシグナルプロセッサあるいはコンピュータからな る。図20に示すフローチャートは、図8のフローチャ ートと同様である。違いを以下に説明する。

【0234】ステップS1おいて、ステップサイズコン トローラ81Aは、現画像の現画像ブロックから得られ るDCT係数ブロックの量子化のためのステップサイズ を算出する。とのステップサイズは、量子化スケールコ ードと q スケールタイプで表わされるのではない。

【0235】ステップS3おいて、ステップサイズコン トローラ81Aは、前画像ブロックの量子化に用いられ るステップサイズを示す前画像ステップサイズを、ステ ップサイズメモリ83Aから読み出す。ステップS4お いて、ステップサイズコントローラ81Aは、ステップ S1で求めた算出ステップサイズのが、この前画像ステ ップサイズと等しいか否かを判定する。結果がYESの とき、処理は、ステップS5に進み、ステップサイズコ ントローラ81Aは、ステップS1で求めた算出ステッ プサイズを変更して、パリティ反転を行なう。例えば、 ステップサイズのLSBを反転してもよい。しかし、ス テップサイズのLSBを反転することにより0のステッ プサイズが生じたとき、ステップサイズを1のステップ サイズの逆パリティを有する2に設定する。LSB反転 された算出ステップサイズは、ステップサイズとして用 いられ、処理は、ステップS6に進む。

【0236】ステップS4の結果がNOであり、ステッ プS1で求めた算出ステップサイズが前画像ステップサ イズと異なるとき、ステップS1で求めた算出ステップ サイズがステップサイズとして用いられ、処理は、ステ 50 ファ19(図19)からのバッファ使用情報に応じて、

ップS6に進む。ステップS6おいて、ステップサイズ コントローラ81Aは、ステップサイズを量子化器12 Aに供給する。量子化器12Aは、ステップサイズコン トローラ81Aにより出力されたステップサイズを用い て、現係数ブロックを量子化し、得られる量子化係数ブ ロックがオールゼロ量子化係数ブロックであるか否かを 判定する。オールゼロ量子化係数ブロックのとき、量子 化器12Aは、オールゼロフラグをセットする。

76

【0237】ステップS8おいて、ステップサイズコン トローラ81Aは、ステップS6で量子化器12Aに供 給されたステップサイズをステップサイズメモリ83A に記憶し、次のPビクチャの処理で前画像ステップサイ ズとして用いる。ステップS10おいて、ステップサイ ズコントローラ81Aは、ステップS1で求めた算出ス テップサイズを量子化器12Aに供給する。量子化器1 2Aは、ステップサイズコントローラ81Aからのステ ップサイズを用いて現係数ブロックを量子化する。

【0238】ステップS12おいて、ステップサイズコ ントローラ81Aは、ステップS10で量子化器12A に供給されたステップサイズを前画像ステップサイズと してステップサイズメモリ83Aに記憶する。つぎに、 ステップサイズコントローラ81Aのハードウェア構成 を、図21を参照して説明する。ステップサイズコント ローラ81Aは、量子化器12Aに供給されるステップ サイズを出力するステップサイズ算出器61A及びステ ップサイズモディファイア85Aと、前画像ステップサ イズのステップサイズメモリ83Aに対する読み出し/ 書き込みを制御する読出/書込信号発生器67及びアド レス発生器69とを備えている。

【0239】図21に示すステップサイズコントローラ 81Aにおいて、図9のステップサイズコントローラ8 1の構成要素に対応するものについては、同一符号を付 し、説明は省略する。また、図9のステップサイズコン トローラ81の構成要素と同様のものについては、同一 符号にAを付加したものを付して示す。図9のステップ サイズコントローラ81との違いのみを以下に説明す

【0240】ステップサイズ算出器61Aは、出力バッ

現係数ブロックの量子化に用いられるステップサイズを 算出する。ステップサイズ算出器61Aは、算出ステップサイズをステップサイズモディファイア85Aに供給 する。

【0241】ビクチャタイプコードが、現画像がPビクチャであることを示すとき、ステップサイズメモリ83 Aは、前画像プロック、すなわち前に処理されたJピクチャあるいはPビクチャにおいて現画像中の現画像プロックの位置にある画像ブロックに対する前画像ステップサイズを、ステップサイズモディファイア85Aに供給 10 する。

【0242】ピクチャタイプコードが、現画像がIピクチャあるいはPピクチャであることを示すとき、ステップサイズモディファイア85Aは、ステップサイズ算出器61Aで求めた算出QSCを変更せずに、ステップサイズとして出力する。一方、ピクチャタイプコードが、現画像がPピクチャであることを示すとき、ステップサイズモディファイア85Aは、算出ステップサイズを変更してステップサイズを出力してもよい。

【①243】ピクチャタイプコードが、現画像がPピクチャであることを示すとき、ステップサイズモディファイア85Aは、ステップサイズメモリ83Aからの前画像ステップサイズと、ステップサイズ算出器61Aで求めた算出ステップサイズとを比較してもよい。算出ステップサイズが前画像ステップサイズと等しいとき、ステップサイズモディファイア85Aは、算出ステップサイ米

* ズのパリティを反転してステップサイズを出力する。これは、後述の表8に示すように、ステップサイズモディファイア85Aが、算出ステップサイズのLSBを反転することにより行なわれる。しかし、算出ステップサイズが上SBを反転することにより、0のステップサイズが生じたとき、ステップサイズは2に設定され、0のステップサイズが回避される。

78

【0244】ステップサイズモディファイア85Aは、ステップサイズを量子化器12Aに供給し、量子化器12Aは、ステップサイズモディファイア85Aからのステップサイズを用いて現係数ブロックを量子化する。現係数ブロックの量子化後、量子化器12Aは、得られた量子化係数ブロックがオールゼロ量子化係数ブロックであるか否かを判定する。オールゼロ量子化係数ブロックのとき、量子化器12Aは、オールゼロフラグをセットする

【0245】また、ステップサイズモディファイア85 Aは、ステップサイズをステップサイズメモリ83Aに 供給する。ステップサイズメモリ83Aは、図9のQS Cメモリ83と同様の処理を行なうので、説明は省略す る。とこで、ステップサイズモディファイア85Aにお ける、1より大きい算出ステップサイズに対する演算を 表8に示す。

[0246]

【表8】

表8

前画像の ステップ サイズ	算出 ステップ サイズ (算出ステップ サイズ >1)	Pt oft	算出ステップサイズ のLSB への処理
×	×	1	反転
×	not x	1	変更なし
×	×	0	変更なし
×	not x	0	変更なし

【0247】ステップサイズモディファイア85Aを、図22のブロック図に示す。図22に示すステップサイズモディファイア85Aは、図4のステップサイズモディファイア63の構成や処理と同じであるので、ここでは説明を省略する。また、ステップサイズバリティ85Aを、図5、6に示すステップサイズモディファイア63と同様のものを用いて、変更することもできる。

【0248】とこで、図11に示す動画像信号圧縮装置のMPEG規格に準拠しない実施例を図23に示す。図23に示す動画像信号圧縮装置において、図11の動画像信号圧縮装置の構成要素に対応するものについては、同一符号を付し、説明は割愛する。また、図11の動画像信号圧縮装置の構成要素と同様のものについては、同一符号にAを付加したものを付して表わす。この図23に示す動画像信号圧縮装置は、ステップサイブコントロ

ーラ91Aと、量子化係数ブロックメモリ93Aと、A NDゲート95とを備えている。

【0249】ステップサイズコントローラ91Aは、例えば図24に示すフローチャートに従って動作するディジタルシグナルプロセッサあるいはコンピュータからなる。図24に示すフローチャートは、図12のフローチャートと同様である。違いを以下に説明する。

【0250】図24に示すフローチャートのステップS-1おいて、ステップサイズコントローラ91Aは、現係数プロックの量子化のためのステップサイズを算出する。このステップサイズは、量子化スケールコードと q スケールタイプで表わされるのではない。

像信号圧縮装置の構成要素と同様のものについては、同 【0251】ステップS2おいて、ステップサイズコン 一符号にAを付加したものを付して表わす。この図23 トローラ91Aは、ステップS1で求めた算出ステップ に示す動画像信号圧縮装置は、ステップサイズコントロ 50 サイズを量子化器12Aに供給し、量子化器12Aは、

算出ステップサイズを用いて現係数プロックを量子かし、得られる量子化係数プロックをステップサイズコントローラ91Aに供給する。現係数プロックの量子化後、量子化器12Aは、得られた量子化係数プロックがオールゼロ量子化係数プロックであるか否かを判定する。オールゼロ量子化係数プロックのとき、量子化器12Aはオールゼロフラグをセットする。

【0252】ステップS6おいて、ステップサイズコントローラ91Aは、ステップS1で求めた算出ステップサイズのパリティを反転することにより算出ステップサイズを変更する。例えば、ステップサイズのLSBを反転してもよい。しかし、ステップサイズのLSBを反転することにより0のステップサイズが生じたとき、ステップサイズを1のステップサイズの逆パリティを有する2に設定する。LSB反転された算出ステップサイズは、ステップサイズとして用いられ、処理は、ステップS7に進む。

【0253】ステップS7おいて、ステップサイズコントローラ91Aは、ステップS6で得られたステップサイズを量子化器12Aは、ステップサイズコントローラ91Aにより出力されたステップサイズを用いて、現係数ブロックを再量子化する。現係数ブロックの再量子化後、量子化器12Aは、得られる量子化係数ブロックがオールゼロ量子化係数ブロックであるか否かを判定する。オールゼロ量子化係数ブロックのとき、量子化器12Aは、オールゼロフラグをセットする。

【0254】つぎに、ステップサイズコントローラ91 Aのハードウェア構成を、図25を参照して説明する。 ステップサイズコントローラ91Aは、量子化器12A 30 に供給されるステップサイズを出力するステップサイズ 算出器61A及びステップサイズモディファイア97A と、前画像パリティの量子化係数ブロックメモリ93A に対する読み出し/書き込みを制御する読出/書込信号 発生器67及びアドレス発生器69とを備えている。

【0255】図25に示すステップサイズコントローラ 91Aにおいて、図13のステップサイズコントローラ 91の構成要素に対応するものについては、同一符号を 付し、説明は省略する。また、図13のステップサイズ* *コントローラ91の構成要素と同様のものについては、 同一符号にAを付加したものを付して示す。図13のス テップサイズコントローラ91との違いのみを以下に説 明する。

80

【0256】ステップサイズ算出器61Aは、出力バッファ19(図19)からのバッファ使用情報に応じて、現係数ブロックの量子化に用いられるステップサイズを算出する。ステップサイズ発力出器61Aは、算出ステップサイズをステップサイズモディファイア97Aは、算出ステップサイズを量子化器12Aに供給し、得られる量子化係数ブロックをステップサイズモディファイア97Aに供給する。

【0257】ピクチャタイプコードが、現画像がPピクチャであることを示すとき、量子化係数プロックメモリ93Aは、前画像量子化係数プロックをステップサイズモディファイア97Aに供給する。ステップサイズモディファイア97Aに供給する。サイ器12Aからの量子化係数プロックとの比較が行なわれる。量子化器12Aからの量子化係数プロックが前画像量子化係数プロックと等しいとき、ステップサイズモディファイア97Aは、ステップサイズ算出器61Aからの算出ステップサイズのパリティを反転する。これは、後述の表9に示すように、ステップサイズモディファイア97Aが算出ステップサイズのLSBを反転することにより行なわれる。しかし、算出ステップサイズが生じたとき、ステップサイズは2に設定され、0のステップサイズが回避される。

【0258】ステップサイズモディファイア97Aは、パリティ反転したステップサイズを量子化器12Aに供給し、量子化器12Aは、ステップサイズモディファイア97Aからのステップサイズを用いて現係数ブロックを再量子化する。とこで、ステップサイズモディファイア97Aにおける、1より大きい算出ステップサイズに対する演算を表9に示す。

【0259】 【表9】

表 9

量子化係数 ブロック	前画像量子化 係数ブロック	Pt° 957	算出ステップサイス゚の LSBへの処理 (算出ステップサイス゚>1)	
F0.0-F7.7	冏	1	反転	
F0.0-F7.7	異	1	変更なし	
F0.0-F7.7	同	0	変更なし	
F0.0-F7.7	異	0	変更なし	

ズモディファイア97Aは、図4のステップサイズモディファイア63の構成や処理と同じであるので、とこでは説明を省略する。また、ステップサイズパリティ97Aを、図5、6に示すステップサイズモディファイア6

3と同様のものを用いて、変更することもできる ここで、上述の動画像信号圧縮装置により出力される圧 縮動画像信号を伸長する動画像信号伸長装置を、図27 を参照して説明する。図27において、圧縮動画像信号 が、ビットストリームとして供給される。また、圧縮動 画像信号は、伝送媒体や、光ディスク等の記録媒体から 10 出力されてもよい。ビットストリームは、入力バッファ 31に供給され、一旦記憶され、画像毎に読み出されて 逆可変長符号化器(IVLC)32に供給される。IV LC32は、MPEG符号化の各層のヘッダ情報を圧縮 動画像信号から取り出し、このヘッダ情報から画像復号 化制御情報PHを取り出して、メモリコントローラ33 に供給する。

【0261】IVLC32は、可変長符号化されたDCT係数のブロックに逆可変長符号化を施し、現量子化係数ブロックCbを含む量子化されたDCT係数ブロックを出力する。量子化係数ブロックCbは、差分ブロック復号化器34に供給される。差分ブロック復号化器34は、量子化係数ブロックCbを復号化して記憶差分ブロックBSを出力し、この記憶差分ブロックを加算器39に供給する。

【0262】また、IVLC32は、量子化係数ブロックCbに対する動きベクトルMVと動き補償モード信号MMを、圧縮動画像信号から取り出し、動き補償器37に供給する。また、IVLC32は、各ブロックに対する量子化ステップサイズSSを、圧縮動画像信号から取30り出し、逆量子化器40に供給する。ステップサイズは、量子化スケールコード(QSC)とqスケールタイプ(QT)で表わされる。動き補償器37により、ピクチャメモリ群38は記憶差分ブロックBSのマッチングブロックを読み出す。

【0263】ビクチャメモリ群38は、それぞれ1つの再生画像を記憶する複数のビクチャメモリからなる。マッチングブロックBSは、ビクチャメモリのうちの1つにおいて、動きベクトルMVで特定されるアドレスに記憶される再生画像の1ブロックである。ピクチャメモリ群38内の、マッチングブロックが読み出される再生画像を記憶するピクチャメモリは、メモリコントローラ33により特定される。

【0264】上述のように、参照画像として、前再生画像、後再生画像、あるいはこの両画像に画素毎の線形演算を施すことで得られるブロックを用いて、予測符号化を行なうことにより、画像を符号化することができる。また、予測を行なわずに、画像を符号化してもよい。この場合、ピクチャメモリ群38により得られたマッチングブロックは、ゼロブロック、すなわち全ての画素値が 50

82

0に設定されているブロックとなる。ピクチャメモリ群38により得られた動き補償マッチングブロックは、適応的に変更され、各ブロックに最適なマッチングブロックが選択される。とのプロセスは、16×16画素のブロックサイズのマクロブロックを用いて行なう。

【0265】ビクチャメモリ群38により得られたマッチングブロックは、加算器39に供給される。加算器39は、差分ブロック復号化器34からの再生差分ブロックBSと、ビクチャメモリ群38により得られたマッチングブロックとを画素毎に加算する。この加算により再生画像ブロックが得られ、メモリコントローラ33により特定されたビクチャメモリ群38内のビクチャメモリの1つに記憶される。加算器39により得られた再生画像ブロックは、選択されたビクチャメモリにブロック毎に記憶され、前にビクチャメモリ内に記憶されていた再生画像に上書きするようにして、新たな再生画像を形成する。この新たな再生画像は、他の画像の動画像信号を予測復号化する際の参照画像として用いられる。

【0266】ピクチャメモリ群38に記憶された再生画 像は、メモリコントローラ33からの出力画像指示信号 により制御される順で読み出される。読みだされた画像 は、動画像出力信号として、ビデオモニタ等の画像表示 器に供給される。ことで、差分ブロック復号化器34に ついて、図27を参照しながら説明する。差分ブロック 復号化器34は、逆量子化器40と、奇数化回路35 と、逆直交変換、例えば逆離散コサイン変換を行う逆離 散コサイン (IDCT) 回路36とを備えている。逆量 子化器40は、IVLC32からのQSCとQTで表わ されるステップサイズを用いて、IVLC32からの量 子化係数ブロックCbを逆量子化する。連続する同一の 係数ブロックが、動画像信号圧縮装置での異なる量子化 ステップサイズを用いて量子化されているので、逆量子 化器40により得られた量子化係数ブロックは、IDC T回路36で逆直交変換されると、反復性が有るタイプ 1のミスマッチ誤差を発生する。

【0267】各逆量子化係数ブロックがIDCT回路36で逆直交変換される前に、奇数化回路35は、各逆量子化係数ブロックの和の奇数化を行ない、タイプ2のミスマッチ誤差がIDCT回路36でのIDCT処理中に発生するのを防止する。IDCT回路36は、奇数化回路35からの和が奇数化されたDCT係数の各ブロックにIDCT処理を施し、得られる再生差分ブロックを加算器39に供給する。この再生差分ブロックには、反復性(蓄積性)が有るタイプ1のミスマッチ誤差とタイプ2のミスマッチ誤差のいずれも発生しないので、加算器39からの再生画像ブロックにもそのような誤差は生じたい

【0268】以上、本発明の実施例を詳細に説明したが、本発明は上述の実施例に限定されず、請求の範囲により定義される発明の主旨の範囲内で、種々の変更が可

能である。

[0269]

【発明の効果】本発明では、動画像信号を表わすDCT係数の係数ブロックが、Pピクチャである現画像の中にある現画像ブロックから得られる現係数ブロックと、現画像の直前に処理されたPピクチャ又はIピクチャである前画像において現画像中の現画像ブロックの位置にある前画像ブロックから得られる前係数ブロックとからなる。そして、前ステップサイズを用いて前係数ブロックを量子化する。現係数ブロックの量子化のための現ステップサイズを、現ステップサイズを前ステップサイズと異なるように設定する。この設定された現ステップサイズを用いて、現係数ブロックを量子化することにより、反復ミスマッチ誤差の発生を防止して、動画像信号を表わすDCT係数の係数ブロックを量子化することができる。

【図面の簡単な説明】

【図1】本発明に係る量子化ステップサイズコントローラの第1の実施例を組み込んだMPEG動画像信号圧縮 装置の構成を示すブロック図である。

【図2】本発明に係るステップサイズコントローラの第 1の実施例における演算処理を示すフローチャートである。

【図3】本発明に係るステップサイズコントローラの第 1の実施例のハードウェア構成を示すプロック図であ ス

【図4】本発明に係るステップサイズコントローラの第 1 の実施例におけるステップサイズモディファイアの第 1 の実施例を示すブロック図である。

【図5】本発明に係るステップサイズコントローラの第 30 1の実施例におけるステップサイズモディファイアの第 2の実施例を示すブロック図である。

【図6】本発明に係るステップサイズコントローラの第 1の実施例におけるステップサイズモディファイアの第 3の実施例を示すブロック図である。

【図7】本発明に係る量子化ステップサイズコントローラの第2の実施例を組み込んだMPEG動画像信号圧縮 装置の構成を示すブロック図である。

【図8】本発明に係るステップサイズコントローラの第 2の実施例における演算処理を示すフローチャートであ 40 る。

【図9】本発明に係るステップサイズコントローラの第 2の実施例のハードウェア構成を示すブロック図であ る

【図10】本発明に係るステップサイズコントローラの 第2の実施例におけるステップサイズモディファイアを 示すブロック図である。

【図11】本発明に係る量子化ステップサイズコントローラの第3の実施例を組み込んだMPEG動画像信号圧縮装置の構成を示すブロック図である。

【図12】本発明に係るステップサイズコントローラの 第3の実施例における演算処理を示すフローチャートで ***

【図13】本発明に係るステップサイズコントローラの 第3の実施例のハードウェア構成を示すブロック図であ ス

【図14】本発明に係るステップサイズコントローラの 第3の実施例におけるステップサイズモディファイアを 示すブロック図である。

【図15】本発明に係る量子化ステップサイズコントローラの第1の実施例を組み込んだ非MPEG動画像信号 圧縮装置の構成を示すプロック図である。

【図16】非MPEG動画像信号圧縮装置において、本発明に係るステップサイズコントローラの第1の実施例における演算処理を示すフローチャートである。

【図17】非MPEG動画像信号圧縮装置において、本 発明に係るステップサイズコントローラの第1の実施例 のハードウェア構成を示すブロック図である。

【図18】非MPEG動画像信号圧縮装置において、本 20 発明に係るステップサイズコントローラの第1の実施例 におけるステップサイズモディファイアの具体例を示す プロック図である。

【図19】本発明に係る量子化ステップサイズコントローラの第2の実施例を組み込んだ非MPEG動画像信号 圧縮装置の構成を示すブロック図である。

【図20】MPEG規格に準拠しない動画像信号圧縮装置において、本発明に係るステップサイズコントローラの第2の実施例における演算処理を示すフローチャートである。

0 【図21】MPEG規格に準拠しない動画像信号圧縮装置において、本発明に係るステップサイズコントローラの第2の実施例のハードウェア構成を示すブロック図である。

【図22】MPEG規格に準拠しない動画像信号圧縮装置において、本発明に係るステップサイズコントローラの第2の実施例におけるステップサイズモディファイアの具体例を示すブロック図である。

【図23】本発明に係る量子化ステップサイズコントローラの第3の実施例を組み込んだMPEG規格に準拠しない動画像信号圧縮装置の構成を示すブロック図であ

【図24】MPEG規格に準拠しない動画像信号圧縮装置において、本発明に係るステップサイズコントローラの第3の実施例における演算処理を示すフローチャートである。

【図25】MPEG規格に準拠しない動画像信号圧縮装置において、本発明に係るステップサイズコントローラの第3の実施例のハードウェア構成を示すブロック図である。

50 【図26】MPEG規格に準拠しない動画像信号圧縮装

84

86

*

置において、本発明に係るステップサイズコントローラの第3の実施例におけるステップサイズモディファイアの具体例を示すブロック図である。

【図27】本発明に係るステップサイズコントローラを 組み込んだ動画像信号圧縮装置により得られた圧縮動画 像信号を伸長する動画像信号伸長装置を示すブロック図 である。

【図28】従来のMPEG方式の動画像信号圧縮装置の 構成を示すブロック図である。

【図29】従来のMPEG方式の動画像信号伸長装置の 10 構成を示すブロック図である。

【図30】MPEG方式において動画像信号が圧縮されるシーケンスを説明するための図である。


【符号の説明】


- 2 第1のピクチャメモリ群
- 3 メモリコントローラ

*4 第2のピクチャメモリ群


- 6 動き予測器
- 7 動き補償器
- 8 差分ブロック算出回路
- 9 差分ブロック符号化器
- 10 局部復号化器
- 11 DCT回路
- 12 量子化器
- 13 逆量子化奇数化器
- 15 IDCT回路
 - 16 加算器
 - 17 可変長符号化器
 - 19 出力バッファ
 - 51 ステップサイズコントローラ
 - 53 QSCパリティメモリ

[図5]







[図6]




[図1]



[図3]




[図4]




【図8】


【図10】



[図7]




【図9】




【図12】


121




【図30】




【図16】




【図11】




【図13】




【図15】




【図17】




【図18】






【図19】




【図21】




【図24】


【図25】




[図23]



【図27】



【図28】



【図29】

